新型抗电磁干扰片式元件的制造关键技术研究-东篱科研大数据发现系统（DRDS）

位置：立项数据库 > 立项详情页

新型抗电磁干扰片式元件的制造关键技术研究

项目名称：新型抗电磁干扰片式元件的制造关键技术研究
项目类别：青年科学基金项目
批准号：60501015
申请代码：F010707
项目来源：国家自然科学基金
研究期限：2006-01-01-2006-12-31

项目负责人：高峰
负责人职称：教授
依托单位：西北工业大学
批准年度：2005

中文摘要：

基于制造新型抗电磁干扰片式元件的关键科技问题-叠层结构的设计和异种材料叠层低温共烧兼容性，采用流延成型工艺和丝网印刷技术制备异种材料叠层素坯体，通过叠层结构的设计与烧结工艺的优化，系统研究新型抗电磁干扰片式元件的异种材料叠层制备工艺和共烧反应动力学；探索叠层共烧翘曲变形机理及界面反应，采用计算机数值模拟技术，建立翘曲变形动力学方程，揭示其形成机制和对界面显微组织结构与电磁性能影响的基本规律；提出用

中文主题词：电磁干扰；叠层结构；低温共烧；翘曲；介电性能

英文摘要：

Electronic magnetic interferen

英文主题词： Electronic magnetic interferen

结论摘要：

多层片式LC滤波器是片式元件的高级形式，它是采用多层陶瓷技术将介电材料和磁性材料按一定的电路模式叠层共烧，形成由多层电容（C）和片式电感（L）组成的复合元件，具有滤波和抗电磁干扰的功能，可以广泛应用于计算机、移动通讯、自动控制和数字电路等高新技术领域。制造该类片式复合元件的关键技术是异种材料之间的共烧兼容性和叠层结构的设计，本项目在研究(ZnMg)TiO3系高频电容材料和NiZnCu铁氧体电感材料叠层制备工艺的基础上，建立了叠层共烧翘曲模型和翘曲曲率方程，揭示出叠层共烧体翘曲缺陷的形成机制和控制因素，通过叠层结构的设计与烧结工艺的优化，采用加入中间梯度层和设计零收缩差"三明治" 叠层结构的方法来控制叠层共烧体的翘曲变形，并探索了不同类型叠层结构共烧体的介电频率响应变化规律，采用电介质物理学等效电路研究了"三明治"结构叠层共烧体的阻抗频率响应，计算了等效电路参数，并最终获得可低温（900℃）烧结、无分层开裂、无翘曲变形且界面结合良好的叠层共烧体，为新型抗电磁干扰片式元件结构与功能的设计、制造和性能控制奠定了技术基础。

成果综合统计