欢迎您！东篱公司
退出
-
申报数据库
-
立项数据库
-
成果数据库
-
项目获奖数据库
位置：立项数据库 > 立项详情页
中文摘要：
本项目研究SoC存储器的高层建模和存储器（包括片上Scratch-Pad memory、片上cache、片外SDRAM）的内存布局优化技术，形成存储子系统的高层模型和存储器内存布局优化工具。其研究内容包括1、基于ISS模拟器Armulator的高层SoC模型。指标①95％以上的模拟精度；②支持其它外设的快速扩展；③支持内存访问、功耗等的统计分析。2、内存分配策略。指标①大幅度降低软件的运行时间，最大幅度为50％；②大幅度降低软件的运行功耗，最大幅度为90％；③基于指令和存储器分析模型的性能分析方法，并形成存储器自动布局工具。本项目形成的存储器自动布局工具可以自动完成各个存储器SPM、SDRAM（有cache情况下通过cache访问）的内存分配，形成性能更高、功耗更低的系统方案，提高系统芯片的市场竞争力。
结论摘要：
英文主题词memory subsystem; memory layout; scratch-pad memory; system-on-chip
成果综合统计
期刊论文
会议论文
专利
获奖
著作
期刊论文
相关项目
杨军的项目
