位置：立项数据库 > 立项详情页
三维集成电路的TSV建模和信号完整性关键技术研究
  • 项目名称：三维集成电路的TSV建模和信号完整性关键技术研究
  • 项目类别：面上项目
  • 批准号：61376039
  • 项目来源：国家自然科学基金
  • 研究期限：1900-01-01-1900-01-01
  • 项目负责人：朱樟明
  • 依托单位：西安电子科技大学
  • 批准年度：2013
成果综合统计
成果类型
数量
  • 期刊论文
  • 会议论文
  • 专利
  • 获奖
  • 著作
  • 2
  • 0
  • 0
  • 0
  • 0
期刊论文
A load balancing bufferless deflection router for network-on-chip
A low overhead load balancing router for network-on-chip
朱樟明的项目
低功耗混合信号集成电路、集成系统设计方法学
期刊论文 16
低功耗模拟前端集成电路
非标准逻辑数字电路的衬底噪声建模及验证技术研究
期刊论文 53