中文摘要：

随着存储数据的海量增长及磁盘存储容量的飞速提高，靠近香农限的纠错码，尤其LDPC码在磁盘存储系统中的应用研究受到关切。如何将LDPC码较传统RS码的性能优势保持到极低误帧率遭遇重大挑战。本课题针对基于Turbo均衡架构的垂直磁记录信道环境，从性能优异、结构灵活、复杂度低的多边类型LDPC码出发，拟采用基于scaling law的有限长分析方法和环优化策略，设计高码率、中长码长、极低错误地板的多边类型LDPC码编码因子图；借鉴在BEC信道下性能逼近MAP最佳译码的Maxwell译码算法，提出适用于垂直磁记录信道的BP-Maxwell联合译码算法（简称BM译码算法），以实现该码较传统RS码的性能优势保持至极低误帧率；并借助基于重要性采样算法的高速硬件仿真平台和GEXIT图，分别从仿真评测和理论分析两个角度验证上述系统性能的可靠性。本研究有助于推动存储系统中有关纠错码更新的应用基础理论进程。

结论摘要：

课题组通过对该项目3年的研究，顺利的完成了原模图LDPC码，即一类特殊的多边类型LDPC码，在理想磁记录信道(部分响应信道, partial response (PR))下的优化设计与分析。 在AWGN信道下，对原模图LDPC码和传统LDPC码的编译码算法进行了深入的研究。在编码算法方面，提出了一种联合优化算法，从而构造出一些性能更优的原模图LDPC码；同时也提出了一种新颖的自适应编码算法，能够设计出好于已有的各种自适应非规则重复(rate-compatible irregular repeat accumulate, RC-IRA)码的改进码型。在译码算法方面，提出了优于传统BP译码算法的BM (BP-Maxwell)译码算法。 在PR信道下，完成了对原模图LDPC码的理论分析及优化设计。在理论分析方面，采用了有限长EXIT(finite-length extrinsic information transfer)算法及平均Turbo迭代次数深入分析其收敛性行为。在优化设计方面，基于有限长EXIT及Turbo迭代次数的分析结果，提出了一种两步优化设计算法，设计出的一系列码型显著优于传统原模图LDPC码，此外，也在PR信道下提出了一类新的近似规则原模图LDPC码。最后，基本完成了PR信道相关硬件平台的搭建及测试，将BER测试水平推至10^{-10}水平。 在该课题的牵引之下，我们还在无线通信环境下对原模图LDPC码做了深入的研究，后续研究仍在进行之中。 在该项目的资助下，完成国内外重要学术刊物26篇（20篇被SCI收录，6篇被EI收录），包括10篇IEEE Trans. Ind. Elec.、IEEE Trans. Commun.、IEEE Trans. Circuits and Syst.-I/II、IEEE Commun. Lett.、及IEEE Signal Process. Lett.等国际权威刊物。完成会议论文10篇 （全部被EI收录），完成2项国家发明专利申请（1项授权，1项进入实审），培养硕士研究生4名、博士研究生5名，举办重要国际会议1个，参加5次相关领域重要国际会议，并邀请了3位国际知名专家作相关领域的学术报告。