位置：立项数据库 > 立项详情页
嵌入式系统编译器与操作系统内核协同的节能方法研究
  • 项目名称：嵌入式系统编译器与操作系统内核协同的节能方法研究
  • 项目类别：面上项目
  • 批准号：60673149
  • 申请代码：F020302
  • 项目来源：国家自然科学基金
  • 研究期限：2007-01-01-2009-12-31
  • 项目负责人：陈天洲
  • 负责人职称：教授
  • 依托单位：浙江大学
  • 批准年度：2006
中文摘要：

本课题主要研究目的是使用编译与操作系统内核协同的方法，研究软件节能关键算法，通过协同支持达到降低软件能耗的目的。本项目将解决在编译过程中，以节能为目的，以代码段为基本单位的代码分段技术，并建立数学模型评估分段算法。通过内核与节能代码段的通讯，支持以节能代码段为基本单位的节能调度，并将研究内核调度对各种粒度级别代码段的节能调度算法的影响，以确定代码的节能优化程度。由于编译器可以优化单个静态程序，而操作系统内核可影响整个系统性能方面，本次研究将编译器和操作系统的协同工作，以节能为目的研究软件节能的优化算法，对节能计算有重要意义。

中文主题词： 软件节能;编译优化;节能调度;代码分段;协同
成果综合统计
成果类型
数量
  • 期刊论文
  • 会议论文
  • 专利
  • 获奖
  • 著作
  • 5
  • 24
  • 0
  • 0
  • 0
期刊论文
Coordinating System Software for Power Savings
Power-aware hybrid storage architecture for ubiquitous computing
Hardware assistant scheduling for synergistic core tasks on embedded heterogeneous multi-core system
A practical dynamic frequency scaling scheduling algorithm for general purpose embedded operating sy
基于电池模型驱动的软硬件低功耗设计
会议论文
A Tightly Coupled Network-on-Chip Router Architecture
eNSTM: a Nested Software Transactional Memory Framework for MPSoC System
Efficient Scratchpad Memory Management Based on Multi-Thread for MPSoC Architecture
Serial Application Accelerating with Pipelined Configuration Slicing on Dynamic Reconfigurable Hardw
A Performance Model for Run-Time Reconfigurable Hardware Accelerator
Hardware Assistant Scheduling Method for Synergistic Core Tasks on Embedded Heterogeneous Multi-core
L1 Collective Cache: Managing Shared Data for Chip Multiprocessors
A Power-aware Hybrid Storage Architecture for Ubiquitous Computing
Dynamic Compilation Framework with DVS for Reducing Energy Consumption in Embedded Processors
The Design and Implementation of Adaptive Reconfigurable Computing Array
Power-Aware Code Restructuring for Embedded Parallel Storing Device
Program Sections Allocation to Scratchpad Memory based on Frequency Analysis
H/S co-design of Embedded DBMS with High Speed Buffer Support
On-chip Communication Framework Design for Embedded Heterogeneous Multi-core Architecture
SPMOS-based Intrusion Detection Architecture
The Hardware Acceleration SoC for Information Retrieval Based on the Heterogeneous Multi-Core Archit
The Design of a Cycle Accurate Multi-core Architecture Performance Simulator
SPMTM: a Novel ScratchPad Memory Based Hybrid Nested Transactional Memory Framework
A Redundancy Mechanism under Single Chip Multiprocessor Architecture
DVS Driven Run-time Compiler for Power Reduction
The Design and Implementation of the DVS Based Dynamic Compiler for Power Reduction
An on-chip communication mechanism design in the embedded heterogeneous multi-core architecture
Dynamic power management framework for multi-core portable embedded system
Less Reused Filter: Improving L2 Cache Performance via Filtering Less Reused Lines
相关项目
新型磁性复合纳米材料固定化酶构建的双酶体系在氯酚类污染物治理中的研究
期刊论文 14 会议论文 7
我国企业自主创新能力的演进规律与提升机制研究
期刊论文 31 会议论文 15
多重阴离子-pi协同作用下的阴离子识别与组装
期刊论文 8 会议论文 3
基于多包接收技术的无线自组网高效协同通信机制研究
期刊论文 16 会议论文 2
肉桂醛抗食品腐败菌的靶基因筛选和验证
期刊论文 5
基于机器学习的线程级推测模型和编译优化方法研究
期刊论文 18 会议论文 12
信息生态系统中信息传送链的研究
期刊论文 20 会议论文 20
基于原位监测的电子系统故障协同预测方法研究
期刊论文 16 会议论文 6 获奖 2 专利 3
漆酶电活化及其催化电化学降解水中有机污染物的原理和方法
期刊论文 10 会议论文 3
陈天洲的项目
片上网络互联的多核系统中的区域化任务映射算法
期刊论文 8 会议论文 17 专利 3
CPU/GPGPU紧耦合异构多核系统共享Last Level Cache优化研究
期刊论文 1