中文摘要：

硅为基底制备氮化镓厚膜材料能为研制汽车、电力、通讯、雷达等领域亟需的大功率GaN基微电子器件提供大尺寸廉价同质衬底。但因无法突破大失配应力造成的高密度位错与龟裂问题而难以实用。本项目利用所提出的MOCVD+HVPE+Si基底原位减薄三位一体复合工艺进行Si基GaN厚膜材料制备。一方面通过引入合适的阻挡层和柔性中间层来调控MOCVD生长薄GaN结晶层（厚1-2μm）与HVPE生长GaN厚膜（厚500μm左右）中的大晶格失配应力，以降低位错密度；另一方面通过控制Si基底减薄程度来调控制材料体系的大热应力，以消除膜层弯曲和龟裂。借助原位应力监控以及材料的结构与光电性能测试，探讨大失配应力调控方法与机制，并建立应力、位错、弯曲度、裂纹以及表面形貌的调控模型。最终获得无裂纹与弯曲的4英寸GaN厚膜衬底，位错密度不大于10+E7/平方厘米。为获取自主知识产权GaN衬底大尺寸制备技术奠定理论和技术基础。

结论摘要：

硅为基底制备氮化镓厚膜材料能为研制汽车、电力、通讯、雷达等领域亟需的大功率GaN基微电子器件提供大尺寸廉价同质衬底。但因无法突破大失配应力造成的高密度位错与龟裂问题而难以实用。本项目利用所提出的MOCVD+HVPE+Si基底原位减薄三位一体复合工艺进行Si基GaN厚膜材料制备。一方面通过引入合适的阻挡层和柔性中间层来调控MOCVD生长薄GaN结晶层（厚1-2μm）与HVPE生长GaN厚膜（厚500μm左右）中的大晶格失配应力，以降低位错密度；另一方面通过控制Si基底减薄程度来调控制材料体系的大热应力，以消除膜层弯曲和龟裂。借助原位应力监控以及材料的结构与光电性能测试，探讨大失配应力调控方法与机制，并建立应力、位错、弯曲度、裂纹以及表面形貌的调控模型。最终获得无裂纹与弯曲的4英寸GaN厚膜衬底，位错密度不大于10+E7/平方厘米。为获取自主知识产权GaN衬底大尺寸制备技术奠定理论和技术基础。