位置：成果数据库 > 期刊 > 期刊详情页
A low power explicit-pulsed triggered flip-flop with a robust output
  • 期刊名称：Electronics Letters
  • 时间：2012.11.11
  • 页码：1523-1525
  • 相关项目：时钟边沿触发控制技术与低功耗脉冲触发器设计研究
作者： Xue-xiang|ji-zhong Shen|
同期刊论文项目
时钟边沿触发控制技术与低功耗脉冲触发器设计研究
期刊论文 22 会议论文 3
同项目期刊论文
Design of nanopipelined adder based on resonant tunneling diode
用于显性脉冲式触发器的新型低功耗脉冲信号发生器
Novel universal threshold logic gate based on RTD and its application
时钟边沿可控双边沿触发器设计及其应用
基于阈值逻辑的逻辑函数综合算法研究
和图及其在I2L电路设计中的应用
阈算术代数系统及多值电流型CMOS电路设计
低功耗四边沿触发器设计
基于MCML的高性能三值D型触发器的设计
基于BiCMOS的高性能CML三值D型触发器设计
A general structure of all-edges triggered flip-flop based on multivalued clock
A submatrix-based P300 brain-computer interface stimulus presentation paradigm
Design of a novel low power 8-transistor 1-bit full adder cell
一种共振隧穿二极管三值逻辑电路设计方法
基于BiCMOS的高性能CML三值D型触发器的设计
S4PR网的极小信标计算方法
基于双树结构的无线HART调度策略
基于特征点分类策略的移动机器人运动估计
一种多线程软件并发漏洞检测方法
一种改进型的S^4PR网活性条件
Power-efficient dual-edge implicit pulse-triggered flip-flop with an embedded clock-gating scheme