位置：成果数据库 > 期刊 > 期刊详情页
用于显性脉冲式触发器的新型低功耗脉冲信号发生器
  • ISSN号：1008-9497
  • 期刊名称：Journal of Zhejiang University (Science Edition)
  • 时间：2012.7.7
  • 页码：396-401
  • 分类：TN7[电子电信—电路与系统]
  • 作者机构：[1]浙江大学信息与电子工程学系
  • 相关基金：国家自然科学基金资助项目(61071062)
  • 相关项目：时钟边沿触发控制技术与低功耗脉冲触发器设计研究
作者： 吴学祥|沈继忠|
关键词： 低功耗, 双边沿, 显性脉冲式触发器, 脉冲信号发生器
中文摘要：

脉冲式触发器具有吸收时钟偏移和速度快的优点,为了实现高性能低功耗脉冲式触发器,提出了2种用于显性脉冲式触发器的新型低功耗双边沿脉冲信号发生器.第1种采用延时的时钟信号控制脉冲发生器内部节点的充放电路径,使它们交替导通来产生脉冲信号,减少了直流短路电流,降低了动态功耗;第2种在时钟上升沿和下降沿分别采用NMOS传输晶体管和级联PMOS管直接输出高电平脉冲信号,使其具有平衡的脉冲产生时间,有利于实现对称的输入信号建立时间,以达到脉冲式触发器最小的输入输出延时.通过HSPICE仿真,与以往同类的脉冲信号发生器相比,本文提出的2种脉冲信号发生器在平均功耗、速度、总沟道宽度等方面均有明显的优势,适用于设计高性能低功耗显性脉冲式触发器.

同期刊论文项目
时钟边沿触发控制技术与低功耗脉冲触发器设计研究
期刊论文 22 会议论文 3
同项目期刊论文
Design of nanopipelined adder based on resonant tunneling diode
Novel universal threshold logic gate based on RTD and its application
时钟边沿可控双边沿触发器设计及其应用
基于阈值逻辑的逻辑函数综合算法研究
和图及其在I2L电路设计中的应用
阈算术代数系统及多值电流型CMOS电路设计
A low power explicit-pulsed triggered flip-flop with a robust output
低功耗四边沿触发器设计
基于MCML的高性能三值D型触发器的设计
基于BiCMOS的高性能CML三值D型触发器设计
A general structure of all-edges triggered flip-flop based on multivalued clock
A submatrix-based P300 brain-computer interface stimulus presentation paradigm
Design of a novel low power 8-transistor 1-bit full adder cell
一种共振隧穿二极管三值逻辑电路设计方法
基于BiCMOS的高性能CML三值D型触发器的设计
S4PR网的极小信标计算方法
基于双树结构的无线HART调度策略
基于特征点分类策略的移动机器人运动估计
一种多线程软件并发漏洞检测方法
一种改进型的S^4PR网活性条件
Power-efficient dual-edge implicit pulse-triggered flip-flop with an embedded clock-gating scheme
期刊信息
  • 《浙江大学学报：理学版》
  • 中国科技核心期刊
  • 主管单位:教育部
  • 主办单位:浙江大学
  • 主编：贺贤士 张富春
  • 地址：杭州市天目山路148号
  • 邮编：310028
  • 邮箱：zdxb_l@zju.edu.cn
  • 电话：0571-88272803
  • 国际标准刊号：ISSN：1008-9497
  • 国内统一刊号：ISSN：33-1246/N
  • 邮发代号:32-36
  • 获奖情况:
  • 第二届中国高校精品科技期刊
  • 国内外数据库收录:
  • 俄罗斯文摘杂志,美国化学文摘（网络版）,美国数学评论（网络版）,英国农业与生物科学研究中心文摘,波兰哥白尼索引,德国数学文摘,荷兰文摘与引文数据库,美国剑桥科学文摘,英国动物学记录,中国中国科技核心期刊,中国北大核心期刊（2004版）,中国北大核心期刊（2008版）,中国北大核心期刊（2014版）
  • 被引量:7855