位置：成果数据库 > 期刊 > 期刊详情页
使用排队论模型对FIFO深度的研究
  • 期刊名称：仪器仪表学报.27（第6期增刊Ⅲ）.2006年6月
  • 时间：0
  • 分类：TH7-55[机械工程—仪器科学与技术;机械工程—精密仪器及机械]
  • 作者机构：[1]合肥工业大学微电子设计研究所,合肥,230009 合肥工业大学微电子设计研究所,合肥,230009 合肥工业大学微电子设计研究所,合肥,230009 合肥工业大学微电子设计研究所,合肥,230009
  • 相关基金：,国家自然科学基金(60373076)、国家自然科学基金(60576034)
  • 相关项目：基于平台的SoC设计方法及其关键技术研究
作者： 宋宇鲲、王锐、胡永华、高明伦
关键词： 排队论, FIFO深度, FIFO模型, 可重构系统芯片
中文摘要：

长期以来FIFO研究偏重于降低单元间传输延时,所建立的模型不能满足对其它参数研究的要求.特别是FIFO深度,一般依靠设计者经验给出,尚未有理论上的解决方案.当可重构技术应用日趋成熟,可重构系统芯片功能可由应用工程师最终确定时,FIFO深度选取问题更加突出.针对上述问题,本文提出了一种基于排队论的新型FIFO模型,使用该模型探讨了FIFO深度问题,阐述了FIFO深度的理论含义,并给出了FIFO深度理论计算公式.

同期刊论文项目
基于平台的SoC设计方法及其关键技术研究
期刊论文 28 会议论文 6
集成电路NoC低功耗通讯协议栈基础研究
期刊论文 13
同项目期刊论文
LDO稳压器中动态频率补偿和限流
基于数据可靠性的USB接口硬件设
一种改进的微控制器FPGA原型芯片
基于周期分割的复合式倍频器设计
一种基于锁相环的真随机数发生器
一种带备用电源切换的线性稳压器
USB2.0闪盘固件技术的研究
RVM在功能验证平台中的应用
基于OpenVera的IIC总线接口功能
基于层次化总线的多处理器系统芯
系统总线映射
基于单状态机生成的硬件接口综合
微控制器静态时序分析方法研究
基于功能信息的验证工程学过程模
基于利润模型的平台量化评估
基于蚁群优化算法的NOC映射
SAA7111A芯片在视频图像处理FPGA
一种多位计数器的设计方法
一种基于体驱动技术的低压CMOS带
SoC硬件综合设计中基于Verilog语言的接口程序设计
基于通讯的NoC设计
基于Open Vera的IIC总线接口功能验证平台的搭建
基于总线共享架构的片上多处理器系统性能探索
DReAC：一种新型动态可重构协处理器
一款基于多处理器片上系统的动态自适应仲裁器
微控制器静态时序分析方法研究
基于拥塞预测的NoC自适应仲裁方法
二维网格NoC中资源-网络接口设计与实现
基于Open Vera的IIC总线接口功能验证平台的搭建
NoC架构片上多处理器系统性能探索
基于总线共享架构的片上多处理器系统性能探索
基于SystemC的时钟周期精确交易级建模及通信细化
基于总线的片上多处理器SoC仲裁算法研究
高性能16位微处理器IP软核设计
DReAC：一种新型动态可重构协处理器
面向能耗和延时的NoC映射方法