位置:成果数据库 > 期刊 > 期刊详情页
存储级并行与处理器微体系结构
  • ISSN号:0254-4164
  • 期刊名称:计算机学报
  • 时间:2011.4.4
  • 页码:694-704
  • 分类:TP393[自动化与计算机技术—计算机应用技术;自动化与计算机技术—计算机科学与技术]
  • 作者机构:[1]国防科学技术大学计算机学院,长沙410073
  • 相关基金:国家自然科学基金(61070036)资助
  • 相关项目:多核多线程DSP适应性存储结构研究
中文摘要:

随着处理器和主存之间性能差距的不断增大,长延迟访存成为影响处理器性能的主要原因之一.存储级并行通过多个访存并行执行减少长延迟访存对处理器性能的影响.文中回顾了存储级并行出现的背景,介绍了存储级并行的概念及其与处理器性能模型之间的关系;分析了限制处理器存储级并行的主要因素;详细综述了提高处理器存储级并行的各种技术,进行了分析比较;最后分析讨论了该领域研究存在的问题和进一步的研究方向.

英文摘要:

As the gap between processor and memory performance increases,performance loss due to long-latency memory accesses become a primary problem.Memory-level parallelism(MLP) improves performance by accessing memory concurrently.In this paper,the authors review MLP's background,then give an introduction of the conception of MLP and the relation between MLP and processor performance model,and analyze the main limitation to the processor's MLP,emphatically detail all kinds of technologies to improve processor's MLP,at last,summarize the current existing issues,and provide some further interesting directions.

同期刊论文项目
期刊论文 23 会议论文 9 专利 7
同项目期刊论文
期刊信息
  • 《计算机学报》
  • 北大核心期刊(2011版)
  • 主管单位:中国科学院
  • 主办单位:中国计算机学会 中国科学院计算技术研究所
  • 主编:孙凝晖
  • 地址:北京中关村科学院南路6号
  • 邮编:100190
  • 邮箱:cjc@ict.ac.cn
  • 电话:010-62620695
  • 国际标准刊号:ISSN:0254-4164
  • 国内统一刊号:ISSN:11-1826/TP
  • 邮发代号:2-833
  • 获奖情况:
  • 中国期刊方阵“双效”期刊
  • 国内外数据库收录:
  • 美国数学评论(网络版),荷兰文摘与引文数据库,美国工程索引,美国剑桥科学文摘,日本日本科学技术振兴机构数据库,中国中国科技核心期刊,中国北大核心期刊(2004版),中国北大核心期刊(2008版),中国北大核心期刊(2011版),中国北大核心期刊(2014版),中国北大核心期刊(2000版)
  • 被引量:48433