位置：成果数据库 > 期刊 > 期刊详情页
SerDes技术中高速串行信号采样原理与实现
  • ISSN号：1000-7180
  • 期刊名称：《微电子学与计算机》
  • 时间：0
  • 分类：TN911.7[电子电信—通信与信息系统;电子电信—信息与通信工程]
  • 作者机构：[1]国防科技大学计算机学院
  • 相关基金：国家自然科学基金(61070036)
作者： 胡封林[1], 刘宗林[1], 陈海燕[1], 陈吉华[1]
关键词： SerDes技术, 采样, CDR, CMOS, 高速串行信号
中文摘要：

在接收端对高速信号的采样处理是SerDes技术中的核心技术之一.基于采样原理,提出并构建数字采样模型,并给出了解决此类问题的一般方法.作为一个应用实例,采用8相,且每相邻两相相差45度的采样时钟,对12.5Gb/s的8B/10B编码的高速串行数据进行采样处理.硬件上,高速串行信号采样电路采用了5级锁存栈,其中两级钟控敏感放大器(CSA)级联,一级CTOL数据双端转单端锁存器,一级CMOS同步D型锁存器进行相位调整,一级CMOS同步D型锁存器.5级锁存栈较好地实现了对高速串行信号的采样,经模拟验证,电路正确地采样了输入信号,其结果无漏无重,完全正确.

同期刊论文项目
多核多线程DSP适应性存储结构研究
期刊论文 23 会议论文 9 专利 7
同项目期刊论文
A novel parallel memory organization supporting multiple access types with matched memory modules
Reducing Virtual-to-Physical address translation overhead in Distributed Shared Memory based multi-c
CMRF: a configurable matrix register file for accelerating matrix operations on SIMD processors
具有高效混洗模式存储器的可编程混洗单元
Cooperative CommunicationBased Barrier Synchronization in On-Chip Mesh Architectures
Hybrid Distributed Shared Memory Space in Multiprocessors
LP2D: a novel low-power 2D memory for sliding-window applications in vector DSPs
基于SIMD 处理器的全定制多粒度矩阵寄存器文件
一种步长自适应二级cache预取机制
基于虚通道的SDRAM访存调度器研究
面向通用HPC的高性能DSP设计权衡
片上网络延时差异对存储系统公平性的影响及对策
多核处理器中混合分布式共享存储空间的实时划分技术
参数化系统二维抽象的理论基础
存储级并行与处理器微体系结构
可伸缩增强型DSP定时器的设计与实现
6GHz新型高速低功耗分频器
高性能 SIMD 乘法阵列体系结构
面向星形拓扑片上网络的高性能切片路由器结构
一种基于VLIW结构的高性能变长指令发射机制
期刊信息
  • 《微电子学与计算机》
  • 中国科技核心期刊
  • 主管单位:中国航天科技集团公司
  • 主办单位:中国航天科技集团公司第九研究院第七七一研究所
  • 主编：李新龙
  • 地址：西安市雁塔区太白南路198号
  • 邮编：710065
  • 邮箱：mc771@163.com
  • 电话：029-82262687
  • 国际标准刊号：ISSN：1000-7180
  • 国内统一刊号：ISSN：61-1123/TN
  • 邮发代号:52-16
  • 获奖情况:
  • 航天优秀期刊,陕西省优秀期刊一等奖
  • 国内外数据库收录:
  • 荷兰文摘与引文数据库,日本日本科学技术振兴机构数据库,中国中国科技核心期刊,中国北大核心期刊（2004版）,中国北大核心期刊（2008版）,中国北大核心期刊（2011版）,中国北大核心期刊（2014版）,中国北大核心期刊（2000版）
  • 被引量:17909