位置:立项数据库 > 立项详情页
100Gbit/s 多波长并行高速波导探测器集成芯片研究
  • 项目名称:100Gbit/s 多波长并行高速波导探测器集成芯片研究
  • 项目类别:面上项目
  • 批准号:61176053
  • 申请代码:F040303
  • 项目来源:国家自然科学基金
  • 研究期限:2012-01-01-2015-12-31
  • 项目负责人:韩勤
  • 依托单位:中国科学院半导体研究所
  • 批准年度:2011
中文摘要:

计算机,特别是超级计算机性能的提高受到金属线电互连的极大制约,芯片间以及片上光互连是解决这一问题的最佳选择,发展与CMOS兼容的Si基高速集成发射芯片和探测接受芯片是实现光互连的关键,也是目前国际上研究的热点。波导型探测器将光传输吸收与载流子的输运有效分离,在满足高响应度的同时还可以有效的减小器件的电学尺寸,本项目应用新的波导结构提高探测器带宽和响应度,通过多波长复用实现100Gbit/s探测接受芯片。主要研究内容包括设计和发展一种新的消逝场耦合吸收增强波导结构,实现波导探测器中光传输吸收与载流子输运有效分离;研究四波长无源列阵波导光栅与波导探测器阵列的高效耦合集成方法及工艺兼容性;研究InP与Si实现键合的有效途径和方法。预期研究结果发展新的器件结构及集成方法,解决系列关键集成工艺难题,实现4×25Gbit/s Si基波导探测器单片集成接收芯片。

结论摘要:

计算机,特别是超级计算机性能的提高受到金属线电互连的极大制约,芯片间以及片上光互连是解决这一问题的最佳选择,发展与CMOS兼容的Si基高速集成发射芯片和探测接受芯片是实现光互连的关键,也是目前国际上研究的热点。波导型探测器将光传输吸收与载流子的输运有效分离,在满足高响应度的同时还可以有效的减小器件的电学尺寸,本项目应用新的波导结构提高探测器带宽和响应度,通过多波长复用实现100Gbit/s探测接收芯片。 主要研究内容包括设计和发展一种新的消逝场耦合吸收增强波导结构,实现波导探测器中光传输吸收与载流子输运有效分离;研究四波长无源列阵波导光栅与波导探测器阵列的高效耦合集成方法及工艺兼容性;研究InP与Si实现键合的有效途径和方法。 设计并制备了一种新型结构的倏逝波耦合波导探测器(ECWG-PD)阵列,通过分析器件的光场分布和吸收效率,优化了稀释波导的结构,并确定了单模传输波导部分长度Lwg和光学匹配层的长度L的最佳值。发现此种结构的吸收效率对无源单模波导长度的容差较大,降低了工艺上对波导长度的切割难度。模拟分析了吸收效率和高频带宽随探测器有源区长度Lpd的变化情况,对此新型结构的倏逝波耦合波导探测器完成了外延生长,通过系统开展系列制备工艺研究,解决了对工艺要求较高的一些关键难题,形成波导探测器完整的制备流程,在此基础上成功制备出波导探测器,对其I-V特性、响应度、饱和功率特性进行了测试并对其测试结果做了相应的分析。探测器有源区面积为5×20μm2的ECWG-PD在0V,-3V反向偏压下具有很低的暗电流,探测器实现了大于25Gb/s的探测速率。 设计并制备了4通道,中心波长1550nm,信道间隔200GHz的 AWG,采用深脊型波导结构实现偏振不敏感AWG设计,并且使波导弯曲半径减小到250μm,测试结果表明AWG的损耗约-7dB,串扰约-23dB且随着环境温度的升高中心波长红移0.09nm/0C。 波导探测器阵列与解复用阵列波导光栅的单片集成芯片研究取得突破,在系列关键集成工艺上取得很大的进展,有效解决了集成芯片并行多功能结构器件制备工艺兼容问题,实现了4×25Gbit/s 波导探测器单片集成接收芯片。


成果综合统计
成果类型
数量
  • 期刊论文
  • 会议论文
  • 专利
  • 获奖
  • 著作
  • 24
  • 0
  • 0
  • 0
  • 0
相关项目
期刊论文 10 会议论文 9
韩勤的项目