中文摘要：

同步系统芯片随着时钟频率的提高，不仅对全局进行时钟同步已经越来越难，而且片内时钟电路功率消耗显著；异步电路虽没有时钟导致的同步和功耗问题，但由于没有成熟设计工具支持，难以设计大规模系统,并且测试极难。全局异步局部同步设计(GALS)则兼有两种设计方法的优点，回避全局时钟同步难题，并且系统内各模块依然采用同步EDA工具设计或同步IP核。本项目的主要研究内容（1）同步-异步-同步转换接口技术。（2）GALS异步系统总线技术，可以兼容AMBA的主从接口。（3）高速本地时钟产生器。（4）GALS系统的测试方法。

结论摘要：

随着特征尺寸的不断缩小和电路规模的不断增大，同步互连技术面临着很大困难。异步互连技术克服了同步互连中时钟同步困难和时钟功耗开销大的问题，因此成为SOC和NOC芯片互连研究的热点。而全局异步局部同步（GALS）技术可以兼取同步、异步技术之长，在尽可能利用已有同步设计成果的同时发挥异步技术的优势。本项目研究了高性能GALS互连技术，并取得了一定的成果。研究了GALS互连的接口技术，设计实现了一个高速的非对称式点对点互连接口。研究了GALS系统多点互连的总线技术，设计实现了一个高速的单向环路收发器接口。研究了异步电路的控制机制，并针对复杂的异步状态机设计实现了多输入的异步控制单元。研究了异步电路中对请求的仲裁机制，并设计实现了高鲁棒性的异步树型仲裁器电路。研究了异步电路的执行机制及设计方法学，并分别针对运算速度和低功耗设计实现了异步加法器电路。最后探索了采用形式化验证方法对异步电路进行建模和验证的可行性。这些成果对于异步技术的应用和新型系统芯片的设计有重要的学术意义和应用价值。