通用处理器的存储容量和运算速度的增加已经远远落后于高速网络带宽的增长速度,传统的高速网络内容安全处理系统已经面临着巨大的挑战。本课题研究网络内容安全处理系统的硬件加速策略,提出一种基于"通用处理器+专用处理器"架构的网络内容安全专用处理系统结构。该系统既具有通用处理器的灵活性,又具有专用硬件处理的高性能。本课题的主要研究内容包括选择典型的网络内容安全处理算法进行并行化改造,抽象出适合硬件实现的专用指令集;设计一个网络内容安全处理专用系统的模拟器,用来评估专用系统的性能;采用硬件的超级并行和深度流水线技术对专用指令集进行优化实现;基于该专用系统结构设计新的网络内容安全处理算法。本课题的研究成果可以广泛应用于高速网络安全、信息内容安全甚至网络信息处理等领域,可以大幅度地提升我国信息安全基础设施的处理效率,具有巨大的经济效益和社会价值。
Content Security Processing;Multiple String Matching;Regular Expression Matching;FPGA;Automata Compression
多模式串匹配和正则表达式匹配算法是网络内容安全处理中的核心技术。针对高速网络内容安全处理的应用需求,本项目重点解决网络内容安全处理算法所面临的存储空间瓶颈和性能瓶颈,设计高吞吐率、高并行度、低资源消耗的内容安全处理算法、体系结构和解决方案,满足高速骨干网络环境下内容安全处理的实时性要求。本项目主要开展了正则表达式匹配、多模式串匹配、串匹配硬件加速等三个方面的研究,提出了一系列内容安全处理的关键算法和技术,研发了正则表达式匹配算法库MultiREGEX,实现了基于FPGA、TCAM的匹配硬件加速方案,可获得7.1~28.9Gbps的高吞吐率,可支持高达1000万规模的特征串匹配,研究成果实际应用于重大工程。本文的研究成果可以广泛应用于高速网络和信息内容安全等领域,可以大幅度地提升我国信息安全基础设施处理效率,具有重要的理论研究价值和实际应用价值。