位置：成果数据库 > 会议 > 会议详情页
A Novel BIST Scheme Using Test Vectors Applied by Circuit-under-Test Itself
  • 所属机构名称：湖南大学
  • 会议名称：17th Asian Test Symposium
  • 成果类型：会议
  • 会场：Sapporo
  • 相关项目：低功耗限制下VLSI电路的低费用确定性测试研究
作者： You, Zhiqiang|Ouyang, Xiong|Kuang, Jishun|
同会议论文项目
低功耗限制下VLSI电路的低费用确定性测试研究
期刊论文 17 会议论文 5
同项目会议论文
Test response data volume and wire length reductions for extended compatibilities scan tree construc
由被测电路自己产生测试向量的自动测试生成
DCScan: A Power-Aware Scan Testing Architecture
扩展相容性扫描树中的测试响应压缩器设计