欢迎您！东篱公司
退出
-
申报数据库
-
立项数据库
-
成果数据库
-
项目获奖数据库
中文摘要：
基于ImpulseC语言对LDPC码的改进译码算法进行了研究与编程实现，分别进行该算法的CoDeveloper桌面仿真和生成的硬件VHDL代码的ISE综合仿真。最后在XilinxVirtex一2XC2V2000—4bf957芯片上完成了码长为4000、码率为0．5的（3，6）码译码器的快速FPGA实现。结果表明，当工作时钟为50MHz，最大迭代次数为20次时，译码器的译码速率超过70Mbit/s，硬件资源分配合理。
英文摘要：
An improved decoding algorithm of LDPC codes is proposed and implemented based on Impulse C. The algorithm is simulated in CoDevelop- er and ISE. A decoder for a family of （3,6） LDPC codes with a code rate of 0.5 and a block size of 4 000 bits is implemented on Xilinx Virtex-2 XC2V2000-4bf957. The results show that when the maximum iteration is 20 times, clocked at 50 MHz, the decoding rate is more than 70 Mbit/s and the allocation of the hardware resourees is reasonable.
同期刊论文项目
同项目期刊论文
期刊信息
位置：