位置：成果数据库 > 期刊 > 期刊详情页
A NEW APPROACH TO PROGRAMMABLE LOGIC ARRAY FOR SINGLE-CLOCK CMOS
  • ISSN号：0217-9822
  • 期刊名称：《电子科学学刊：英文版》
  • 时间：0
  • 分类：TN45[电子电信—微电子学与固体电子学]
  • 作者机构：[1]Institute of VLSI Design, Hefei University of Technology, Hefei 230009, China, [2]Institute of VLSI Design, Nanjing University, Nanjing 510093, China
  • 相关基金：Supported by the Commission of Science Technology and Industry for National Defense and the National Natural Science Foundation of China （No. 90307011）.
作者： Yin Yongsheng[1], Liu Cong[1], Gao Minglun[1,2]
关键词： 可编程逻辑排列, PLA, 混合电路, 芯片, Programmable logic array, Single clock, Dynamic, Static, Mixed circuit
中文摘要：

Communication author： Yin Yongsheng, born in 1973, male, Ph.D. candidate, RO.Box 485, Hefei University of Technology, Hefei 230009, China. yinyongsheng@hfut.edu.cn

同期刊论文项目
动态可重构SoC中数据通讯问题的研究
期刊论文 36 会议论文 10 著作 1
同项目期刊论文
多处理器NoC仿真平台
一款基于多处理器片上系统的动态自适应仲裁器
一种低电压、高增益电荷泵
半导体特征循环与可重构芯片
可重构便携式多媒体通讯终端
纳米集成电路静态功耗机理及低功
一种Virtex系列FPGA配置数据无损
基于多流水线的可重构系统
基于总线的片上多处理器SoC仲裁
基于System C的时钟周期精确交易
Low Complexity, Memory Efficie
过采样技术CDR分析及应用
A new approach to PLA for sing
基于蚁群优化算法的NOC映射
DReAC：一种新型动态可重构协处
基于通讯的NoC设计
基于拥塞预测的NoC自适应仲裁方法
NoC架构片上多处理器系统性能探索
基于总线共享架构的片上多处理器系统性能探索
基于SystemC的时钟周期精确交易级建模及通信细化
基于总线的片上多处理器SoC仲裁算法研究
八通道多协议串行通信控制器的功能验证
一种Virtex系列FPGA配置数据无损压缩算法
一种0．18μm的高速USB2．0收发器
基于SOPC技术的USB2.0设备实现
基于自身可信度的低复杂度LDPC码位翻转解码算法
基于AMBA-AHB总线多核平台的JPEG解码
DReAC：一种新型动态可重构协处理器
面向能耗和延时的NoC映射方法
期刊信息
  • 《电子科学学刊：英文版》
  • 主管单位:中国科学院
  • 主办单位:中国科学院电子学研究所
  • 主编：朱敏慧
  • 地址：北京2702信箱
  • 邮编：100080
  • 邮箱：jc@mail.ie.ac.cn
  • 电话：010-62551772
  • 国际标准刊号：ISSN：0217-9822
  • 国内统一刊号：ISSN：11-2003/TN
  • 邮发代号:
  • 获奖情况:
  • 国内外数据库收录:
  • 俄罗斯文摘杂志,荷兰文摘与引文数据库,英国科学文摘数据库
  • 被引量:73