欢迎您！东篱公司
退出
-
申报数据库
-
立项数据库
-
成果数据库
-
项目获奖数据库
中文摘要：
在论述抗频率混叠抽取器原理的基础上，结合AlteraDSP Builder开发工具，在Matlab／simulink环境下完成了基于FPGA的抽取器的设计与实现，为数字信号处理提供了一种基于FPGA和DSP Builder的解决方案．实验表明，多相结构是一种系统资源占用少、适合于硬件实现的高效结构．
英文摘要：
A method to design a decimator based on framework of anti-band-overlap decimator using DSP Builder was proposed. The decimator implemented in FPGA is designed under the circumstance of MAT- LAB/Simulink. Finally, and the experiment shows the polyphase filtering framework is suitable for hardware implementation for its small resource need.
同期刊论文项目
同项目期刊论文
期刊信息
位置：