位置：立项数据库 > 立项详情页
多核处理器芯片功能延迟测试及低功耗延迟测试
  • 项目名称：多核处理器芯片功能延迟测试及低功耗延迟测试
  • 项目类别：面上项目
  • 批准号：61774097
  • 项目来源：国自然科学基金
  • 研究期限：2018-01-2021-12
  • 项目负责人：向东
  • 依托单位：清华大学
  • 批准年度：2017
向东的项目
降低时序电路测试生成复杂度的可测试性设计与测试综合
期刊论文 2
大型复杂的多核/众核系统低成本测试及可测试性设计
容错计算
期刊论文 19 会议论文 17
高动载、大传动比风电增速箱能量空间分布特性及其对疲劳裂纹扩展的影响规律
数字VLSI延迟故障测试码产生，故障模拟，测试数据压缩，及低功耗测试
期刊论文 1
废弃线路板资源化中塑封集成电路分层机理研究
期刊论文 4 会议论文 2 获奖 1 专利 1
基于扫描自测试的扫描链构造技术
期刊论文 8 会议论文 7
数字系统小延迟缺陷诊断及测试- - 理论与方法
期刊论文 11 会议论文 1
基于路由技术多计算机网络的容错组播及广播
期刊论文 8 会议论文 6
废旧电子产品资源再生产业的发展策略研究与政策建议