位置：成果数据库 > 期刊 > 期刊详情页
快速实现SHA-1算法的硬件结构
  • 期刊名称：清华大学学报(自然科学版)，2005年，第1期，123-125
  • 时间：0
  • 相关项目：SOC设计的关键技术研究及传导语音SOC实现
作者： 黄谆、白国强、陈弘毅
同期刊论文项目
SOC设计的关键技术研究及传导语音SOC实现
期刊论文 93 会议论文 76 著作 3
同项目期刊论文
On-Chip Networks Design Automa
Analysis and Design of an Auto
采用数据流模式实现抗功耗分析的
具有高可调增益范围的CMOS 宽带
自适应压缩算法（SAC）
一种500MHz 高性能锁相环的设计
基于嵌入式内核SOC IDDQ可测试设
一种有效评估桥接故障的IDDQ可测
面向寄存器的流水线处理器建模及
SoC原型验证技术的研究
Heuristic on a Novel Power Man
粒子探测器读出电路中模数转化器建模及参数设计
粒子探测电路的系统建模
高性能低功耗粒子探测器读出电路设计
片上网络拓朴优化：在离散平面上
Automatic IQ Phase Calibration
SCSD在SoC原型验证中的应用及其
HSM2：A New Heuristic State Mi
Objist-Oriented System-on-Netw
使用同步电路综合工具优化异步电
用于密码芯片抗功耗攻击的功耗平
基于线性规划的RTL可满足性求解
A Distributed Architecture Mod
SoC系统级设计方法与技术
基于普通测试仪的集成电路瞬态电
逻辑参数库中Power参数的提取
软硬件划分中基于一种新的层次化
SoC接口综合的层次化通信模型
面向系统功能特性的协同验证方法
一种基于混沌的真随机源电路
大数模乘脉动阵列的FPGA细粒度映
A 1.45GHz LNA WITH LOW POWER,
1.8V 4.8GHz 0.9mw 0.18(m分频器
一种实现自调谐频率综合器的算法
一种应用于超宽带系统的宽带LNA
解决零中频架构直流漂移的自校正
一种40ns 16kb EEPROM 的设计与
ASIP处理器的可重定位编译器的设
适用于VLIW数字信号处理器的功能
A New Systolic Architecture fo
CMOS门电路的功率与数据相关性
系统级综合中结合资源分配的调度
Model Optimization Techniques
CIG-EM:一种面向通信综合的通信
Source-code-level Transformati
A HighPerfprmance VLSI Chip of
Key Design Techniques of A 40n
Electromigration Avoidance Awa
A novel IP3 boosting technique
Design and Implementation of U
HW/SW Interface Synthesis base
A Fully-Pipeline Linear Systol
EVM estimation by analyzing tr
粒子探测器读出电路噪声序列建模及验证
2．4GHz零中频接收机中正交相位的自校准设计
RTL验证中的混合可满足性求解
基于线性规划的RTL可满足性求解和性质检验
高层次综合和布图规划相结合的解空间分析
高层次综合与布图规划相结合的方法与技术
用于RFCC-VLIW结构的二维力量引导调度算法
基于XML的IP核通信接口建模技术
与Wishbone协议兼容的可裁剪SOC接口协议设计
集成电路设计专业的本科实践教学探索
寄存器堆互连的VLIW结构及其指令调度算法
基于集束式整数线性规划模型的专用指令集自动定制
使用同步电路综合工具优化异步电路
A 1.2-V,84-dB∑△ADM in 0.18-μm digital CMOS technology
一种用于表征亚阈值电流镜电路中CMOS工艺波动的统计学方法
一种具有片上译码／放大功能的微阵列电路及其与生物纳米系统的集成
一种适用于VLIW数字信号处理器的嵌入调试结构
CIG-EM：一种面向通信综合的通信信息图提取方法
改进多路软硬件划分算法的筛选法
适用于VLIW数字信号处理器的功能验证策略
功耗及信噪比双重约束下ΣΔ模数调制器积分器优化
视频信号处理SoC中异步时钟处理技术
系统级综合中结合资源分配的调度算法
采用数据流模式提高乱序执行密码芯片的安全性
ASIP Approach for Multimedia Applications Based on a Scalable VLIW DSP Architecture
FIDER： A Force-Balance-Based Interconnect Delay Driven Re-Synthesis Algorithm for Data-Path Optimization After Floorplan
Architecture Design of a Variable Length Instruction Set VLIW DSP
Digital 1 V 82 μW Pseudo-Two-Stage Class-AB OTA
Optimizing a Parallel Video Encoder with Message Passing and a Shared Memory Architecture
Probabilistic Delay Fault Model for DVFS Circuits
On-Chip Network Design Automation with Source Routing Switches
Object-Oriented System-on-Network-on-Chip Template and Implementation： H.263 Case Study
标准数字工艺下16位精度低压低功耗ΣΔ模数调制器设计
片上网络拓朴优化：在离散平面上布局与布线