欢迎您！东篱公司
退出
-
申报数据库
-
立项数据库
-
成果数据库
-
项目获奖数据库
中文摘要：
这篇论文论述一件优化 64 位并行加法器。稀少树的建筑学启用低带合并散开；级间的配线复杂性。单个栏杆；半动态的电路改进操作速度。模拟结果证明建议蝮蛇罐头在 0.18 μ m CMOS 工艺与 25.6mW 的电源在 485ps 操作。它达到更高的速度的目标；降低电源。
英文摘要：
This paper presents an optimized 64-bit parallel adder, Sparse-tree architecture enames low carry-merge fan-outs and inter-stage wiring complexity. Single-rail and semi-dynamic circuit improves operation speed. Simulation results show that the proposed adder can operate at 485ps with power of 25.6mW in 0.18μm CMOS process. It achieves the goal of higher speed and lower power.
同期刊论文项目
同项目期刊论文
期刊信息
位置：