位置：立项数据库 > 立项详情页
基于差分CDMA的高性能片上互连网络关键技术研究
  • 项目名称：基于差分CDMA的高性能片上互连网络关键技术研究
  • 项目类别：面上项目
  • 批准号：60873212
  • 申请代码：F020801
  • 项目来源：国家自然科学基金
  • 研究期限：2009-01-01-2011-12-31
  • 项目负责人：李晋文
  • 负责人职称：副教授
  • 依托单位：中国人民解放军国防科学技术大学
  • 批准年度：2008
中文摘要：

本项目提出一种基于差分 CDMA 的高性能片上网络互连方法，重点研究相关的网络拓扑与结构设计、面向数据吞吐率的动态可重配置技术、面向具体应用的低功耗技术和面向超低延迟的自适应网络路由与仲裁算法等关键技术，并以在研的高性能CPU、DSP、SoC 芯片以及高性能计算机等工程项目为应用背景，研究面向同构多核、异构多核处理器的片上高性能CDMA 路由器的设计，进一步扩展到高性能并行计算机的高性能CDMA 互连网络设计。本研究提出将高速差分链路与现代移动通信中的CDMA技术共用通信媒质的思想结合起来，移植应用于构建片上互连网络，研究相关的结构设计、可重构、低功耗以及自适应网络路由与仲裁算法等关键技术，对于构建下一代面向众核的高性能、抗干扰能力强的片上网络以及并行计算机的高性能互连网络都具有重要的理论和探索价值。

中文主题词： 片上网络，码分多址，差分链路，多核
结论摘要：

英文主题词network on chip, CDMA, differential link,many core/multiple core

成果综合统计
成果类型
数量
  • 期刊论文
  • 会议论文
  • 专利
  • 获奖
  • 著作
  • 22
  • 15
  • 3
  • 0
  • 0
期刊论文
1.5-6GHz增益和噪声系数稳定的两级超宽带CMOS低噪声放大器设计与性能模拟
二维环网中基于自适应维度气泡路由的组播算法
一种基于三维堆叠技术的高可靠性Cache结构
面向性能优化的可重构片上网络技术研究
PCIE2.0的超远距离传输实现
Characteristics of on-chip dipole antenna using diamond for intra-chip wireless interconnect
2～5GHz 0.18μm CMOS宽带低噪声放大器设计
Metal interference analysis and design rules of on-chip antennas for wireless interconnection
YHFT-DSP外部同步存储器接口时序设计优化
Modeling and analysis of single-event transients in charge pumps
同时多线程处理器共享资源的特性分析
Gbps串行链路信号完整性分析与设计
一种基于遗传算法的片上网络映射算法
高性能计算机系统MGH串行背板设计
A radiation-hardened-by-design technique for improving single-event transient tolerance of charge pu
一种基于编码分配的报片交换无缓冲路由器
面向片上网络路由器漏流功耗优化的自适应缓冲管理策略
A low-noise PLL design achieved by optimizing the loop bandwidth
面向微处理器时钟发布的硅基无线发射器设计
面向高性能计算的混合存储系统设计与实现
DDR3系统混合建模与协同仿真
“数模混合集成电路”课程研究生教学实践研究
会议论文
Improvement of integrated dipole antenna performance using diamond for intra-chip wireless interconn
A 11GHz differential LNA integrated with on-chip antenna for wireless receivers
The design and implementation of two-cycle NoC router
FoN: Fault-on-Neighbor aware routing algorithm for Networks-on-Chip
Metal interference analysis and design rules of on chip antennas for wireless interconnect
A reconfigurable fault-tolerant deflection routing algorithm based on reinforcement learning for net
Slice router: For fine-granularity fault-tolerant Networks-on-Chip
Design consideration for 10 Gbps signal transmission channel in copper backplane system
A low-overhead fault-aware deflection routing algorithm for 3D Network-on-Chip
面向片上网络的多播吞吐率和能量模型
A low latency high throughput router for On-Chip interconnect networks
A deadlock-free fault-tolerant routing algorithm based on pseudo-receiving mechanism for networks-on
片上网络中一种单周期2GHz无缓冲路由器
A High Performance Router With Dynamic Buffer Allocation For On-Chip Interconnect Networks
An Energy-Aware Heuristic Constructive Mapping Algorithm for Network on Chip
专利
面向片上网络的低延迟路由器结构
硅外延金刚石介质高增益片上偶极天线对传播结构
寄存器翻转时刻随机化控制电路
相关项目
众核处理器容错性设计之研究
期刊论文 7 会议论文 12
多核处理器中非确定性错误的调试技术研究
期刊论文 11 会议论文 3 著作 1
片上网络演算模型及性能分析研究
期刊论文 1
多核芯片异步片上网络的微电路和建模研究
期刊论文 12 会议论文 3
多核异步数据触发微处理器设计关键技术研究
期刊论文 26 会议论文 10 专利 2 著作 1
基于加速效应的多核系统实时调度模型MAMORTS及其算法研究
期刊论文 1 会议论文 1
NoC高性能互连结构设计方法研究
期刊论文 15 会议论文 2
众核体系结构中的渗透式延迟容忍方法研究
期刊论文 27 会议论文 26
高性能片上互连网络及其可测性设计研究
期刊论文 10 会议论文 6
李晋文的项目