中文摘要：

隧穿场效应晶体管（Tunneling-FET, TFET）是目前国际上研究比较热门的器件。该器件的室温亚阈值摆幅在理论上可以小于60mV/dec，其漏电流也因为其反偏二极管的基本结构也可以比MOSFET小至少一个数量级。然而，TFET的驱动电流非常小，通常硅基TFET的驱动电流在1微安/微米左右，比MOSFET小3个数量级。可以说，TFET在逻辑电路中的应用前景尚不明朗。因此，在本课题中，我们将探索TFET在存储器中的应用。我们利用TFET器件结构的p-i-n结构的特点，将其用作存储器器件的access器件。通过适当的设计，TFET器件p-i-n二极管正偏的大电流和反偏时小驱动电流的特点都被合理地利用起来，从而实现了一种新型的基于TFET的存储器器件。由于这种器件是国际上首次出现，所以需要进行基础的器件研究。研究的内容包括器件原理、改进、原型制备、电学测量、测试芯片制备等一系列工作。

结论摘要：

隧穿场效应晶体管（Tunneling-FET, TFET）是目前国际上研究比较热门的器件。基于TFET的存储器结构具有很强的产业化实用价值，还有着很强的前瞻性和基础研究性质。本课题主要研究基于TFET器件的存储器。主要是选择了TFET-RRAM和半浮栅晶体管（TFET-DRAM）进行研究。最终，选定半浮栅晶体管为主要研究内容，展开了一系列研究工作。发展出半浮栅晶体管这种新型器件的系列。 具体研究了 1)半浮栅晶体管在高技术节点的实现以及器件性能的优化强化对SFGT的基础原理的深入研究，掌握器件速度、面积、功耗和器件结构设计之间的关系，研究器件微缩的极限；研究SFGT存储器的60纳米、40纳米甚至22纳米的三维器件结构，使其单元面积大大缩小。研究TFET在SFGT中的作用及对性能的影响，将SFGT中的TFET单独进行研究和改进；针对SFGT进行存储应用的器件优化和设计。 2) 半浮栅晶体管器件spice模型建模建立器件的等效电路spice建模，使之成为一个基础电路元器件可以在HSPICE／PSPICE软件环境下仿真。进行寄生参数提取，优化字线和位线结构，优化信噪比。阵列设计、阵列dummy器件等问题，得到高良率的存储器器件阵列； 3)基于半浮栅晶体管存储阵列可靠性测试及可制造性改良；建设高速DRAM器件的高速测试环境,完善半浮栅器件级和芯片级测试系统；分析和评估基于半浮栅晶体管DRAM器件的可靠性问题，设计适合于DRAM应用中可靠性研究的可靠性测试结构的设计，制造高可靠性存储阵列；分析半浮栅晶体管的阵列干扰机制、数据保持时间并进行优化。 重要结果设计并制造出了半浮栅晶体管，建立了该器件的相关理论体系，并逐渐开始小规模量产。 关键数据发表论文5篇，其中美国科学杂志1篇，专利授权10项。 科学意义实现了一种新型晶体管，并初步实现产业化。