中文摘要：

异步数字电路具有电磁兼容性好、功耗低、模块化和可重用性好、鲁棒性强等等的特点，可以从根本上解决同步数字电路的时钟偏移问题。因此将异步电路应用于微处理器的异步微处理器具有非常好的发展和应用前景。本项目的研究目标是集中研究异步微处理器体系结构及关键部件的设计技术，并通过设计实现一种异步微处理器的原型系统来验证理论研究成果的正确性和有效性。本项目将大力开展理论研究，集中力量重点解决关键技术问题，主要有

结论摘要：

异步集成电路具有功耗低、无时钟偏移、模块化和可重用性好、电磁兼容性好等优点，因而逐渐成为国内外学术界关注的热点。本课题针对异步微处理器设计关键技术展开了研究，取得了如下成果1）提出了面向宏单元的异步集成电路设计流程和解同步电路的优化设计方法；2）提出了基于直接映射和层次化分解的单个固定型故障自检测异步控制电路综合方法；3）设计实现了两款面向不同应用的异步数据触发体系结构微处理器，设计实现了异步存储系统；4）提出了基于排队网络和Petri网的异步电路性能建模和分析优化技术。5) 研究了异步集成电路的安全性和可靠性，基于两种异步抗功耗分析单元实现了抗功耗分析的S-盒，采用异步电路技术对容软错误三模冗余结构进行了改进并设计实现了一款高可靠容错FT51；6）研究了异步电路互联技术，提出了一种用于异构多核微处理器的高速异步互联通信网络。本课题的研究提出了适宜我国工艺和设计水平的异步集成电路设计方法，设计实现了异步微处理器原型并且在异步电路的性能分析、可测试性综合、安全性和可靠性等方面取得了突破，为今后异步集成电路的进一步发展和推广奠定了技术基础。