位置：成果数据库 > 会议 > 会议详情页
Partial SOI Power LDMOS With a Variable Low k Dielectric Buried Layer and a Buried P Layer
  • 所属机构名称：电子科技大学
  • 会议名称：IEEE ICSICT
  • 成果类型：会议
  • 会场：Shanghai，China
  • 相关项目：SOI高压器件荷致高场理论与新结构
作者： Yuangang Wang|Xiaorong Luo|Tianfei Lei|Bo Zhang|Zhaoji Li|
同会议论文项目
SOI高压器件荷致高场理论与新结构
期刊论文 34 会议论文 6 专利 7
同项目会议论文
A Novel High Voltage SOI LDMOS with Buried N-layer in a Self-isolation High Voltage Integrated Circu
A new membrane PSOI high voltage device with a buried P+ layer
An analytical model for high voltage thin-film silicon on insulator RESURF devices
Novel High Voltage LDMOS on Partial SOI with double-sided Charge Trenches
A novel structure of high voltage SOI device with composite dielectric buried layer