位置：成果数据库 > 期刊 > 期刊详情页
用于8位80MS/s模数转换器的增益数模单元电路
  • ISSN号：1001-2400
  • 期刊名称：《西安电子科技大学学报》
  • 时间：0
  • 分类：TN431.2[电子电信—微电子学与固体电子学]
  • 作者机构：西安电子科技大学微电子学院,陕西西安710071
  • 相关基金：国家自然科学基金资助项目（61234002,61322405,61306044,61376033）
作者： 董嗣万, 朱樟明, 刘敏杰, 杨银堂
关键词： 增益数模单元, 运放优化, 传输门, 动态比较器, 流水线模数转换器, multiplying digital-to-analog converter, amplifier optimization, transmission gate, dynamic comparator, pipelined analog-to-digital converter
中文摘要：

提出了一种针对高速中精度模数转换器的增益数模单元电路优化设计,满足8位80MS/s流水线模数转换器的要求.通过优化设计一种改进传输门开关,提高了增益数模单元电路的线性度;针对高增益两级宽带运算放大器,提出了一种宽带运算放大器优化设计方法,能有效地优化运算放大器的建立时间和功耗;优化设计了一种高速低功耗动态比较器,在提高速度方面具有优势.基于0.18μm 1.8V CMOS工艺完成了增益数模单元及8位80MS/s流水线模数转换器的流片验证,测试结果表明,在80MHz采样频率下,输入信号频率为35MHz时,模数转换器的信号噪声失调比为48.9dB,有效位数为7.83位.

英文摘要：

A high speed and medium accuracy multiplying digital-to-analog converter（MDAC）circuit optimization design is presented for meeting the requirements of the 8bit,80MS/s pipelined analog-todigital（A/D）converter.An optimized transmission gate is adopted to improve the linearity of the MDAC circuit.In view of the high gain two-stage operational amplifier,design method in wideband operational amplifier design optimization is proposed and the settling time and power consumption of operational amplifier can be effectively decreased In addition,an improved high speed dynamic comparator is used in this design Fabricated in a 1.8V0.18μm CMOS process,this A/D converter with the proposed MDAC circuit achieves a signal to noise and distortion ratio（SNDR）of 54.6dB and an effective number of bits（ENOB）of 7.83 bit with a 35 MHz input signal at the 80 MHz sample rate.

同期刊论文项目
低功耗混合信号集成电路、集成系统设计方法学
期刊论文 16
用于RF能量获取的自洽供电超低压整流器设计方法研究
期刊论文 13
高效率集成化CMOS能量获取关键技术研究
期刊论文 13
纳米级超低功耗CMOS集成电路与SoC技术研究
期刊论文 38
同项目期刊论文
基于遗传算法的三值FPRM电路面积优化
基于PSGA算法的ISFPRM电路面积与功耗优化
Circuit modeling and performance analysis of SWCNT bundle 3D interconnects
三值绝热JKL触发器的设计
基于CNFET的三值逐次逼近ADC设计
Design of power balance SRAM for DPA-resistance
基于分层超立方体的精确ESOP最小化
一种CNFET的多位三值比较器设计
A programmable MDAC with power scalability
A high speed low power low offset dynamic comparator used in SHA-less pipelined ADC
三值绝热多米诺可逆计数器设计
基于人口迁移算法的三值FPRM电路面积最佳极性搜索
基于CNFET的高速低功耗三值灵敏放大器设计
一种用于高速D/A转换器的1.6 Gbit/s同步电路
用于能量获取的低压输入DC/DC转换器
A 10 b 50 MS/s two-stage pipelined SAR ADC in 180 nm CMOS
A 14-bit 40-MHz analog front end for CCD application
A 0.1-1.5 GHz, low jitter, area efficient PLL in 55-nm CMOS process
A 0.02% THD and 80 dB PSRR filterless class D amplifier with direct lithium battery hookup in mobile application
An ultra-low-voltage rectifier for PE energy harvesting applications
Modeling of channel mismatch in time-interleaved SAR ADC
An energy-efficient and highly linear switching capacitor procedure for SAR ADCs
A high efficiency and power factor, segmented linear constant current LED driver
A 1-V 10-bit 80-MS/s 1.6-mW SAR ADC in 65-nm GP CMOS
Design of ternary low-power Domino JKL flip-flop and its application
适用于两级流水线逐次逼近型模数转换器的LMS校准算法（英文）
移动设备应用低THD＋N高PSRRD类功率放大器
基于CNFET的单端口三值SRAM单元设计
GA-DTPSO算法及其在混合极性XNOR/OR电路面积优化中应用
一种具有延迟校准功能的可编程多相位时钟电路
高精度SARADC非理想因素分析及校准方法
基于MODPSO算法的FPRM电路多约束极性优化方法
基于三值多样性粒子群算法的MPRM电路综合优化
基于CNFET的低功耗三值门电路设计
三值绝热多米诺T运算电路设计
三值FPRM电路极性间转换算法及其在面积优化中的应用
基于CNFET的高性能三值SRAM-PUF电路设计
一种用于高速D/A转换器的1.6 Gbit/s同步电路
用于能量获取的低压输入DC/DC转换器
A 10 b 50 MS/s two-stage pipelined SAR ADC in 180 nm CMOS
A 14-bit 40-MHz analog front end for CCD application
A 0.1-1.5 GHz, low jitter, area efficient PLL in 55-nm CMOS process
A 0.02% THD and 80 dB PSRR filterless class D amplifier with direct lithium battery hookup in mobile application
An ultra-low-voltage rectifier for PE energy harvesting applications
Modeling of channel mismatch in time-interleaved SAR ADC
An energy-efficient and highly linear switching capacitor procedure for SAR ADCs
A high efficiency and power factor, segmented linear constant current LED driver
移动设备应用低THD＋N高PSRRD类功率放大器
一种具有延迟校准功能的可编程多相位时钟电路
高精度SARADC非理想因素分析及校准方法
A load balancing bufferless deflection router for network-on-chip
A low overhead load balancing router for network-on-chip
A high gain wide dynamic range transimpedance amplifier for optical receivers
一种用于高速D/A转换器的1.6 Gbit/s同步电路
用于能量获取的低压输入DC/DC转换器
A 10 b 50 MS/s two-stage pipelined SAR ADC in 180 nm CMOS
A 14-bit 40-MHz analog front end for CCD application
A 0.1-1.5 GHz, low jitter, area efficient PLL in 55-nm CMOS process
An ultra-low-voltage rectifier for PE energy harvesting applications
Modeling of channel mismatch in time-interleaved SAR ADC
An energy-efficient and highly linear switching capacitor procedure for SAR ADCs
A high efficiency and power factor, segmented linear constant current LED driver
一种具有延迟校准功能的可编程多相位时钟电路
高精度SARADC非理想因素分析及校准方法
一种用于高速D/A转换器的1.6 Gbit/s同步电路
用于能量获取的低压输入DC/DC转换器
A 10 b 50 MS/s two-stage pipelined SAR ADC in 180 nm CMOS
A 14-bit 40-MHz analog front end for CCD application
A 0.1-1.5 GHz, low jitter, area efficient PLL in 55-nm CMOS process
A 0.02% THD and 80 dB PSRR filterless class D amplifier with direct lithium battery hookup in mobile application
An ultra-low-voltage rectifier for PE energy harvesting applications
Modeling of channel mismatch in time-interleaved SAR ADC
An energy-efficient and highly linear switching capacitor procedure for SAR ADCs
A high efficiency and power factor, segmented linear constant current LED driver
一种具有延迟校准功能的可编程多相位时钟电路
高精度SARADC非理想因素分析及校准方法
期刊信息
  • 《西安电子科技大学学报》
  • 中国科技核心期刊
  • 主管单位:中华人民共和国教育部
  • 主办单位:西安电子科技大学
  • 主编：廖桂生
  • 地址：西安市太白南路2号349信箱
  • 邮编：710073
  • 邮箱：xuebao@mail.xidian.edu.cn
  • 电话：029-88202853
  • 国际标准刊号：ISSN：1001-2400
  • 国内统一刊号：ISSN：61-1076/TN
  • 邮发代号:
  • 获奖情况:
  • 曾13次荣获省部级优秀期刊荣誉和优秀编辑质量奖,2006年荣获首届中国高校优秀科技期刊奖
  • 国内外数据库收录:
  • 俄罗斯文摘杂志,美国化学文摘（网络版）,荷兰文摘与引文数据库,美国工程索引,美国剑桥科学文摘,英国科学文摘数据库,日本日本科学技术振兴机构数据库,中国中国科技核心期刊,中国北大核心期刊（2004版）,中国北大核心期刊（2008版）,中国北大核心期刊（2011版）,中国北大核心期刊（2014版）,中国北大核心期刊（2000版）
  • 被引量:12591