中文摘要：

肖特基源漏器件是当前微电子器件研究中的热点问题，其中的重要考量即是对源漏硅化物材料的选择。本课题以增强肖特基源漏器件特性为目的，提出研究一种新型的源漏具有复肖特基势垒的MOS场效应晶体管，围绕源漏复势垒器件的工作机理、特性分析和工艺制备方法展开研究工作。课题主要研究内容包括（1）建立模拟复势垒器件的理论模型。（2）完成平面/环栅复势垒器件的特性模拟。（3）研发在硅衬底中形成对硅材料具有高势垒的埋硅化物层的方法。（4）解决栅结构的材料保护问题。（5）在SOI衬底和体硅衬底上分别制备复势垒器件。预期研究成果包括（1）建立起复势垒器件的模拟平台。（2）在硅衬底中形成硅化物埋层，形成量化的MEVVA金属离子注入实验方案。（3）在SOI衬底和体硅衬底上研制成平面复势垒器件。

结论摘要：

在本课题中，系统研究了肖特基框架下具有复势垒结构的平面型场效应晶体管的工作机制，比较了复势垒结构的设计参量对器件特性的影响情况，研究了以硅、锗材料为沟道的MOS器件特性，分析相关材料在纳米器件领域的应用前景，并且利用模拟结果定性设计器件的参数关系。结合获得的模拟研究成果，从制备复势垒器件的材料制备工艺入手，解决器件制备过程中遇到的关键技术。研究了基于肖特基源漏结构的p沟道的锗-硅芯-壳纳米线晶体管（C/S-NWT）的工作原理和性能指标，并与同样结构的硅纳米线晶体管（SiNWT）和锗纳米线晶体管（GeNWT）进行了比较。对于p沟道的C/S-FET，工作电流由空穴电流决定，源端的空穴隧穿主要发生锗硅异质结附近，并且空穴电流主要在锗芯中传导。由于高迁移率的Ge材料的使用，芯-壳纳米线器件的特性都要优于硅纳米线晶体管。p沟道C/S-FET对于源漏接触的金属硅化物和锗化物势垒高度的不敏感性，改变Si-SBH和Ge-SBH基本不会影响几乎所有的直流交流特性。研究了掺杂隔离肖特基势垒锗纳米线晶体管的工作性能，分析掺杂隔离的作用机制和工作原理。由于部分耗尽机制，对于DS-GeNWT开态电流的增大和关态最小电流的抑制，有着至关重要的作用。当掺杂浓度较高时，开态电流在隔离宽度较大时反而下降。这是因为，高浓度掺杂的隔离区导致空穴在源漏两端堆积，影响载流子输运，导致开态电流下降。DS-GeNWT在势垒变化时始终维持着较大的开态电流。DS-GeNWT在有着大于3nm的隔离宽度时，其SS表现了对势垒高度的不敏感性。当沟道长度减小时，DS-GeNWT也表现出了较小的亚阈值摆幅。设计了完整的复势垒器件流程，平面型复势垒器件可以采用标准CMOS工艺自上向下的方法来完成，由硅衬底向上依次生长栅介质和栅材料，在完成栅的图形化之后，在器件的源漏区域与栅自对准地进行金属离子注入，通过第一次热过程在源漏区域形成埋硅化物层，然后利用固相反应在埋硅化物的上方形成上层硅化物，从而在器件的源漏区域构成对硅沟道的复势垒结构。研究了TiGe、NiGe材料的电学特性，形成TiGe/Ge和NiGe/Ge整流结，两种材料与Ge衬底形成的势垒高度都控制在0.4eV左右。生长形成NiSiGe材料，形成了单晶态的NiSiGe层，在相对低的工艺温度下获得低电阻率材料。