当今CMOS器件的特征尺寸已经进入纳米尺度。与微米、亚微米器件比较,纳米CMOS器件中材料、结构和工艺都在发生新的变化。二氧化硅/多晶栅已被超薄硅氧氮/多晶栅或高k介质/金属栅替代;部分无应变的(100)硅衬底已经或者将被应变的或者(110)晶向的硅替代;甚至硅衬底和单栅结构最终将分别被SOI材料和多栅器件替代。纳米CMOS器件在材料、结构和工艺上的变化,带来了日益严重的可靠性问题,包括阈值电压的不稳定性,沟道导电能力在电应力下的退化、以及栅介质的击穿等。另外,尺寸的缩小使得一些传统的可靠性测试方法无法有效用于纳米器件,从而制约了器件退化机理的了解和退化模型的建立。本项目针对纳米CMOS器件中面临的关键可靠性问题,发展新的可靠性测试和分析方法,了解器件特性退化和失效的物理机制,建立器件退化和寿命预测模型,为集成电路产业的发展,提高纳米CMOS器件的可靠性,提供科学的方法、模型、数据和建议。
Reliability;MOSFET;Characterization Technique;Degradation Mechanism;Degradation Model
(1)项目组改进,发展或建立了纳米CMOS器件的可靠性表征技术,包括快速IV测试,准实时电荷泵浦(CP)测试和低频噪声谱(1/f谱和随机电报噪声RTN)测试方法。(2)应用传统和上述可靠性表征技术,深入研究了传统平面硅pMOSFET的负偏压温度不稳定性(NBTI),改进了经典的反应扩散模型,考虑栅电极多晶硅中氢的反向扩散效应,提出了反应限制扩散模型。针对FinFET的热载流子注入(HCI),提出了应力下界面态分布的经验模型和电流退化的集约模型。(3)在国际上率先开展了隧穿场效应晶体管(TFET)的可靠性研究,通过实验和仿真,提出了nTFET的正偏压温度不稳定性(PBTI)和热载流子注入(HCI)的退化机理,发现影响TFET可靠性的主要区域集中在隧穿结附近。(4)系统地研究了InGaAs沟道nMOSFET的可靠性,提出了这一器件的PBTI退化机理以及相应的缺陷产生模型,提出InGaAs/高k栅介质界面附近的缺陷,是影响这一器件可靠性的关键因素。(5)根据CMOS器件的BTI和HCI退化特性,建立了环形振荡器的频率退化模型,用于65纳米工艺,区分了BTI和HCI对电路频率退化的贡献。提出了一种新型的3xVDD容限的静电(ESD)保护电路。 项目组已发表论文82篇,其中SCI收录35篇,EI收录26篇,承办国际会议一次,培养博士9名,硕士16名,申请专利10项,已授权1项。对照项目的研究内容和计划任务,本项目已全面完成计划,研究工作取得突出结果。