位置：成果数据库 > 期刊 > 期刊详情页
一种减少BIST测试资源的高级寄存
  • 期刊名称：电路与系统学报 Vol.11 No.6 pp.91(2006.12)
  • 时间：0
  • 相关项目：基于测试压缩和LBIST的系统芯片低成本测试技术研究
同期刊论文项目
基于测试压缩和LBIST的系统芯片低成本测试技术研究
期刊论文 30 会议论文 9
同项目期刊论文
Extended Control Flow Graph Ba
基于时间期望表的DPM预测策略
最小相关度的多捕获(Multi-captu
DMA在内存间数据拷贝中的应用及
SoC可测性设计中的几个问题
基于扫描的SOC全速测试及应用
基于数据缓冲区动态分组的功耗管
一种嵌入式平台上模拟视频模块的
基于片上存储器的SDRAM换行访问
嵌入式Linux系统中视频输出功能
嵌入式系统中自适应背光的设计与
手持终端设备中基于对象交换协议
基于TCG图和模拟退火算法的SoC测
嵌入式处理器中写缓冲电路的设计
Intel Xscale中IDE硬盘DMA的解决
Optimization design of 24 bit
RTL代码域故障模型
一种基于结构和可测性分析的BIST
基于部分扫描的低功耗内建自测试
一种用于嵌入式内存测试的高效诊
基于数据流图划分的低峰值功耗扫
蚂蚁算法在SRAM层次化划分中的应
高性能定点DSP位处理单元(BMU)设
一种快速精确的多媒体反量化算法
基于物理α指数MOSFET模型的SRAM
邻晶面外延生长机制的动力学Monte Carlo模拟
高性能定点DSP位处理单元（BMU）设计
TCP Yolanda：无线和有线混合网络中的TCP改进算法
AES密码算法的结构优化与实现