欢迎您！东篱公司
退出
-
申报数据库
-
立项数据库
-
成果数据库
-
项目获奖数据库
中文摘要：
描述了基于CSA（Current Steer Amplifier）架构的压控振荡（VCO）的锁相环设计和仿真．电路设计基于.25μmCMOS工艺．SPICE仿真结果显示，锁相环在2．5V外加电源电压时，工耗为12．5mW，锁相环锁定时间大约400ns．
英文摘要：
A phase locked loop（PLL） based on VCO with CSA is described. The circuit design is realized in 0.25μm CMOS technology. SPICE simulation with a 2.5 V supply voltage shows that the power consumption is 12.5 mW, and the lock time of the PLL is about 400 ns.
同期刊论文项目
同项目期刊论文
期刊信息
位置：