位置：立项数据库 > 立项详情页
高性能CPU中动态逻辑电路的低功耗方法学研究
  • 项目名称：高性能CPU中动态逻辑电路的低功耗方法学研究
  • 项目类别：青年科学基金项目
  • 批准号：61204040
  • 申请代码：F040203
  • 项目来源：国家自然科学基金
  • 研究期限：2013-01-01-2015-12-31
  • 项目负责人：汪金辉
  • 依托单位：北京工业大学
  • 批准年度：2012
中文摘要：

动态逻辑电路以速度快、版图面积小的优良特性被广泛应用于CPU的数据通路和片上存储器（Caches，Register Files等）中。然而，随着集成电路工艺的不断发展，动态逻辑电路过高的功耗已成为高性能CPU的设计瓶颈。本项目分别对数据通路和片上存储器中的动态逻辑电路提出低功耗解决方案。具体内容包括1. 提出电荷复用技术来优化Zipper动态逻辑电路，并基于最优部件选择模型，实现低功耗数据通路的设计；2. 研究片上存储器动态位线的最佳休眠矢量的选取，考虑应用需求、电路设计参数、制造工艺、PVT浮动、老化效应、休眠时间等多个重要因素的影响，使休眠动态位线产生最小的泄漏电流，同时提出Clock Biased技术，在提高位线运算速度的同时，有效的降低功耗，进而完成低功耗片上存储器的设计。项目的研究成果，对于我国开发具有自主知识产权的低功耗、高性能CPU具有重要的理论价值和实际应用意义。

中文主题词： 动态逻辑电路；微处理器；片上存储器；低功耗；
结论摘要：

英文主题词Dynamic logic；Microprocessor；On-chip memory；Low power；

成果综合统计
成果类型
数量
  • 期刊论文
  • 会议论文
  • 专利
  • 获奖
  • 著作
  • 30
  • 24
  • 0
  • 0
  • 1
期刊论文
基于0.13μm CMOS技术的超宽带低噪放大器设计
一款应用于电能计量芯片中的∑-Δ调制器设计(英文)
一种新型电流模式带隙基准源的设计
无线火灾监测系统中微处理器芯片的物理设计
基于nRF905无线通信系统的设计
采用增益提高技术的两级放大器的设计
4×4片上网络芯片的设计及FPGA验证
Hybrid-cell register files design for improving NBTI reliability
PNS-FCR: Flexible Charge Recycling Dynamic Circuit Technique for Low-Power Microprocessors
Variation Aware Sleep Vector Selection in Dual V-t Dynamic OR Circuits for Low Leakage Register File
用于音频的多级滤波器设计与实现
基于硅带隙能量的1.2V基准电压源设计
一款SRAM芯片的设计与测试
IO复用电路的设计与研究
1.2V基准电压源设计
Clock-biased local bit line for high performance register files
大电流,微功耗,小体积单片LDO的设计与实现
TM-RF: Aging-Aware Power-Efficient Register File Design for Modern Microprocessors
基于数据驱动动态逻辑电路的桶形移位器设计
cNV SRAM: CMOS Technology Compatible Non-Volatile SRAM Based Ultra-Low Leakage Energy Hybrid Memory
基于Verilog的FIR数字滤波器设计与仿真
北斗/GPS双模定位系统协议解析算法研究
基于人脸识别的学生课程出勤管理系统设计
基于FPGA的喷墨打印机控制系统
基于ZigBee无线传感的空气温湿度监测系统设计
自适应传感器模块（ASIM）设计
一种具有温度补偿的时钟振荡器设计
会议论文
Transaction Level Model of HDMI Transmitter Based on System Verilog
Reusable IO Technique for Improved Utility of IC Test Circuit Area
Application-driven power efficient ALU design methodology for modern microprocessors
The Design of Face Recognition System Based on ARM9 Embedded Platform
Design and testing of CMOS compatible EEPROM
Novel CMOS Technology Compatible Nonvolatile on-chip Hybrid Memory
CLOCK GATING -A POWER OPTIMIZATION TECHNIQUE
ANALYSIS AND DESIGN OF DOUBLE NESTING GAIN BOOSTED
A Low Power CMOS Technology Compatible Non-volatile SRAM Cell
Novel CMOS SRAM Voltage Latched Sense Amplifier Design Based on 65 nm Technology
CMOS 1.2V Bandgap Voltage Reference Design
Novel Local Bit Line Design Based on Forced-Keeper Technique for On-Chip Memories
Analysis And Design Of CMOS Charge Pump for EEPROM
Novel Bidirectional IO Multiplexing Circuit Design
A TSV Alignment Design for Multilayer 3D IC
A Fast Vector Reuse Verification Method for Standard Cell Library
DCPG: Double-Control Power Gating Technique for a 28 nm Cortex？-A9 MPCore Quad-core Processor
A Thermal-Aware Distribution Method of TSV in 3D IC
A Novel Thermal-Aware Structure of TSV Cluster
Thermal Analysis and Thermal Optimization of Through silicon Via in 3D IC
Specific MCU Design of ON Board Unit in Electronic Toll Collection System
Design of Programmable Gain Amplifier with Accurate Gain
Simplified Empirical Formula on TSV Thermal Analysis for 3D IC EDA
Design and Test of an SRAM Chip
著作
3D集成电路设计-EDA、设计和微体系结构
相关项目
基于编译的嵌入式系统优化研究
期刊论文 70 会议论文 40 著作 4
低功耗低复杂度视频编码理论与关键算法研究
期刊论文 8 会议论文 4
高分辨率低功耗植入式视觉假体神经刺激器的研究
期刊论文 12 会议论文 5
超低电压模拟与数模混合集成电路设计技术研究
期刊论文 12 会议论文 19
极低功耗SoC芯片超级动态电压调节关键技术研究
期刊论文 27 会议论文 11 获奖 1 专利 9
宽带MEMS可调谐激光器的研究
期刊论文 17 会议论文 1 专利 3
低功耗分布式信号处理理论与技术研究
期刊论文 13 会议论文 10
快速傅立叶变换的低功耗异步实现
期刊论文 8 会议论文 2
无线传感器网络中时间同步机制与算法的研究
期刊论文 19 会议论文 18 著作 2
汪金辉的项目
　纳米工艺下应用驱动的低功耗动态逻辑电路设计
　纳米工艺下应用驱动的低功耗动态逻辑电路设计