位置：立项数据库 > 立项详情页
高密度高可靠性亚阈值静态存储器的理论研究
  • 项目名称：高密度高可靠性亚阈值静态存储器的理论研究
  • 项目类别：青年科学基金项目
  • 批准号：61204039
  • 申请代码：F040203
  • 项目来源：国家自然科学基金
  • 研究期限：2013-01-01-2015-12-31
  • 项目负责人：柏娜
  • 依托单位：安徽大学
  • 批准年度：2012
中文摘要：

随着无线传感网络和医疗电子为代表的应用背景对低功耗要求越来越高，能耗大户静态存储器（SRAM）的低功耗设计受到广泛关注。当电源电压降至器件亚阈值区，电路功耗可降低2到3个数量级，具有显著的低功耗优势。但依据常规电路设计理论，设计出的亚阈值电路存在可靠性和集成度受限问题，无法满足大容量SRAM技术指标。因此本项目研究亚阈值SRAM设计理论，构建能耗模型，为亚阈值SRAM设计提供理论指导；通过部分动态阈值电压调节技术与结构创新相结合的方法设计高密度高可靠存储单元；提出一种新颖的开关电流比增强方案，解决亚阈值器件开关电流比恶化导致的存储阵列密度和可靠性问题；借鉴施密特触发器"滞回"效应构建普适的亚阈值电路实现方案，增强接口电路可靠性；在上述基础上最终实现高密度高可靠亚阈值SRAM。该项目的最终成果，对亚阈值电路设计有很强的参考价值，并能推动基于SRAM的FPGA进入亚阈值区，具有深远的科学意义。

中文主题词： 亚阈值设计；静态存储器；极低功耗；高密度；高可靠
结论摘要：

英文主题词subthreshold design;；SRAM；ultra low power；high density；high reliability

成果综合统计
成果类型
数量
  • 期刊论文
  • 会议论文
  • 专利
  • 获奖
  • 著作
  • 23
  • 8
  • 0
  • 0
  • 0
期刊论文
Research of high-speed image and number' s recognition system based on FPGA
A 200 mV low leakage current subthreshold SRAM bitcell in a 130 nm CMOS process
微电子技术专业教学改革探讨
A low active and leakage power SRAM using a read and write divided and bist programmable timing cont
Review of sense amplifier for static random access memory
A programmable timing circuit with an embedded BIST for roubust timing of sense amplifiers
光学薄膜激光损伤测试平台的构建
Analysis of ADPLL Jitter Due to Power Supply Noise with Deterministic Frequency
Research of High-speed Image and Number’s Recognition System Based on FPGA
Disassembly sequence planning based on community structure algorithm and knowledge
A Numerical Study on Premixed Bluff Body Flame of Different Bluff Apex Angle
极低电源电压和极低功耗的亚阈值SRAM存储单元设计
《新型纳米材料与器件》课程教学研究
转筒内颗粒混合过程的DEM仿真研究
Image encryption using the chaotic Josephus matrix
A PVT-Compensation Scheme for Subthreshold SRAM
A Leakage Current-compensation-Mode Sense Amplifier for High-Performance SRAM
An ultra low supply voltage ultra low power subthreshold SRAM bitcell design
会议论文
An offset reduction technique for latch type sense amplifier in high performance and high density SR
An efficient and flexible embedded memory IP compiler
Bitline leakage current compensation circuit for high-performance SRAM design
A robust SRAM design for ultra dynamic voltage scalable VLSI system
A power management control scheme for ultra-low power SoCs
A 16Kb SRAM with programmable replica bitlines for dynamic voltage scaling systems
A circuit for robustness enhancement of the subthreshold SRAM bitcell in 65nm technology
Ring oscillator phase noise properties due to PSN with deterministic frequency
相关项目
滴灌高密度下棉花不同品种光合特性及遗传研究
期刊论文 3
宽间隔频率编码映射的MB-MDFH系统关键技术研究
期刊论文 12 会议论文 5
新型高性能传动机构变形协调设计方法研究
期刊论文 12 获奖 2 专利 1
集成UV-LED原位合成高密度DNA芯片新方法研究
期刊论文 3 会议论文 1
工程系统与控制
期刊论文 45 会议论文 19 专利 14
基于闪存的传感网高能效存储与实时保障研究
期刊论文 8 会议论文 4
用于移动数字视频广播（DVB）的新型射频调谐器研制
期刊论文 14 会议论文 10
L.bulgaricus高密度培养过程中甜菜碱类相容性溶质转运调控机制
期刊论文 13
高密度纳米硅平面阵列的研制及其场电子发射效应
期刊论文 23
柏娜的项目