位置:成果数据库 > 期刊 > 期刊详情页
基于Verilog HDL的多功能车辆总线编码器设计
  • ISSN号:1005-8451
  • 期刊名称:铁路计算机应用
  • 时间:0
  • 页码:610-618
  • 语言:中文
  • 分类:U28[交通运输工程—交通信息工程及控制;交通运输工程—道路与铁道工程]
  • 作者机构:[1]湖南科技大学机械设备健康维护省重点实验室,湘潭411201, [2]中南大学信息科学与工程学院,长沙410075
  • 相关基金:863计划项目(2006AA112230).国家自然科学基金资助项目(60674003),湖南科技大学研究生创新基金资助项目
  • 相关项目:基于列车通信网络的高速列车故障诊断系统研究
中文摘要:

讨论多功能车辆总线MVB以及目前国内外MVB网络产品的开发情况,阐述IP核的基本特征及其在SOPC设计中的重要性。在此基础上,设计MVB Encoder模块的总体方案,采用Verilog硬件描述语言在QUARTUS II6.0上实现其IP核的设计,通过Modelsim SE6.2b仿真平台对MVB主帧进行仿真验证。仿真结果表明设计的正确性,可为MVB网络产品的开发提供一种有效的实现方法。

英文摘要:

The Multifunction Vehicle Bus was discussed in this paper. Moreover, the development of the current situation of the MVB network products both at home and abroad was expounded. It was also expounded the basic characteristics of IP core and the importance of it in SOPC designs. With this foundation, a MVB encoder module's complete solution was presented and the MVB encoder IP core was designed, in which Verilog hardware description language was applied for its programming on a QUARTUS II 6.0 platform. Finally, the MVB main frame was simulated on a Modelsim SE 6.2h platform and the Simulated results verified the correctness of the design, which provided an effective solution for MVB networt products.

同期刊论文项目
期刊论文 61 会议论文 1 专利 9 著作 1
同项目期刊论文
期刊信息
  • 《铁路计算机应用》
  • 主管单位:中国铁路总公司
  • 主办单位:中国铁道科学研究院 中国铁道学会计算机委员会
  • 主编:史天运
  • 地址:北京西直门外大柳树路2号
  • 邮编:100081
  • 邮箱:tljsj@rails.cn
  • 电话:010-51849246 51849330 51849236 51874939
  • 国际标准刊号:ISSN:1005-8451
  • 国内统一刊号:ISSN:11-3471/TP
  • 邮发代号:82-678
  • 获奖情况:
  • 国内外数据库收录:
  • 俄罗斯文摘杂志,波兰哥白尼索引,美国乌利希期刊指南,美国剑桥科学文摘,英国科学文摘数据库
  • 被引量:3488