中文摘要：

在超深亚微米大规模集成芯片系统（SOC）中，高集成密度与高工作频率引发的互连线寄生效应已成为影响电路延时、功耗及可靠性等重要性能的关键因素，为了布图后验证的需要，互连寄生电磁参数的精确提取已成为受到广泛关注的科学问题。本课题针对当前芯片特征尺寸小（小于0.1微米）、工作频率高（数GHz）、规模大、以及互连工艺复杂等特点，主要研究全芯片级的高精度、高速度、完整耦合的互连电容、电感提取算法，希望通过多右端方程求解技术、三维层次式提取技术、虚拟多介质快速算法，以及全芯片、全路径提取方法和边界元电感计算模型等方面的重点探索，在互连参数提取研究领域取得突破性创新，为开发新一代高效率、高性能的SOC互连寄生参数提取软件提供关键算法与技术。

结论摘要：

在VLSI超大规模集成电路芯片中，特征尺寸已降至纳米量级，工作频率高达数G 赫兹，由高集成密度与高工作频率引发的互连寄生电磁效应已严重影响电路延时，功耗及可靠性等重要性能，使三维复杂结构互连寄生参数的精确快速提取成为广受关注的科学问题。三年来，我们在三维互连寄生电容提取与三维频变阻抗提取两方面开展了研究工作并取得一些成果。具有较强创新意义的算法成果有三项一是首次提出混合边界元方法(MBEM)求解三维互连结构频变阻抗，它变量较少，且消除了FastImp在MQS低频模拟中出现误差的问题，数个算例的结果表明其速度略高于MIT的FastImp；二是提出完全多重互反方法(CMRM)与预校正快速富利叶变换（pFFT）相结合实现阻抗多频率点快速计算，与目前大多提取软件只能逐点提取相比有较大效率提高；三是首次将工艺参数随机变动与处理大规模电容提取的窗口划分方法结合起来，从而使工艺参数随机变动下的高精度芯片级电容提取能应用于较大规模算例，可为准确估计工艺参数随机变动对电路寄生参数的影响提供有力工具。全路径提取的一些结果显示了方法的较高精度与效率。