位置：成果数据库 > 期刊 > 期刊详情页
Low Specific On-resistance SOI LDMOS Device with P+P-top Layer in the Drift Region
  • ISSN号：1751-858X
  • 期刊名称：IET Circuits, Devices & Systems
  • 时间：0
  • 页码：-
  • 相关项目：SOI功率器件横向变厚度耐压新技术的机理、工艺和模型研究
作者： Guangming Xu|Yufeng Guo|Tingting Hua|Jiafei Yao|Hong Lin|Jian Xiao|
同期刊论文项目
SOI功率器件横向变厚度耐压新技术的机理、工艺和模型研究
期刊论文 49 会议论文 25 专利 18
同项目期刊论文
622-3125Mbps连续速率时钟数据恢复电路设计
0.18μm CMOS Σ-Δ ADC用数字抽取滤波器设计
UHF RFID接收机用双模低噪声放大器设计
一种高性能盲过采样时钟数据恢复电路的实现
高锁定范围半盲型过采样时钟数据恢复电路设计
UHF RFID发射机用高精度可编程增益放大器设计
An Analytical Model of Triple RESURF Device with Linear P-layer Doping Profile
A Method for Automatic Target Recognition Using Shadow Contour of SAR Image
Analytical models of lateral power devices with arbitrary vertical doping profiles in the drift regi
Novel Bulk Silicon Lateral Double-Diffused Metal–Oxide–Semiconductor Field-Effect Transi
任意纵向变掺杂横向功率器件二维耐压模型
一种不用先验知识的单路混合信号的盲源分离新方法
一种新型的基于最大特征值的合作频谱感知算法
Novel Silicon-on-Insulator Lateral Power Device with Partial Oxide Pillars in the Drift Region
SOI LDMOS器件纵向耐压技术的研究进展
Multi-channel 5Gb/s/ch SERDES with Emphasis on Integrated Novel Clocking Strategies
An unified analytical model for optimizing the RESURF LDMOS with arbitrary vertical doping profiles
An Analytical Model for Silicon-On-Insulator Lateral High Voltage Devices Using Variation of Lateral
0.18µm CMOS高集成度可编程分频器的设计
高速∑-△DAC中插值滤波器的设计
0.18μm CMOS 6.25Gb/s模拟自适应均衡器设计
应用于全数字锁相环的时间数字转换器的设计
高速时钟与数据恢复电路技术研究
场板SOI RESURF LDMOS表面势场分布解析模型
A 2-D Analytical Model of SOI High Voltage Devices with Dual Conduction Layers
0.18μm CMOS集成时钟产生功能的10Gb/s复接器设计
5Gb/s 0.18μm CMOS 半速率时钟与数据恢复电路设计
用于UHF RFID零中频接收机的混频器设计
3.125Gb/s基于PS/PI型的时钟与数据恢复电路设计
A 5-Gbit/s monolithically-integrated low-power clock recovery circuit in 0.18-μm CMOS
基于电荷共享效应的RESURF横向功率器件击穿电压模型
理想SOMOS的电容特性
SOI和体硅MOSFET大信号非准静态效应比较研究
Research on heart sound identification technology
LDMOS thermal SOA investigation of a novel 800V multiple RESURF with linear p-top rings
考虑到纵向掺杂分布影响的SOI功率器件完全耐压模型
一种新颖的正交输出伪差分环形VCO的设计
横向超结器件衬底辅助耗尽效应的研究与展望
Enhanced Coupling Effects in Vertical Double-Gate FinFETs
UHF RFID用低相位噪声正交压控振荡器设计
低温度系数高电源抑制比带隙基准源的设计
基于RIE技术的倾斜表面SOI功率器件制备技术
2.5Gb/s PS/PI型半速率时钟数据恢复电路设计
0.18µm CMOS连续速率CDR电路设计
集成时钟产生功能的0．18μmCMOS10Gb／s复接器的设计
0．18μmCMOS工艺连续速率CDR电路设计
0.18μm CMOS Σ-Δ ADC用数字抽取滤波器设计
5-Gbit／s0．18-μm CMOS单片集成低功耗时钟恢复电路设计