位置：立项数据库 > 立项详情页
　低成本、低功耗、高安全性无线传感器网络节点芯片设计
  • 项目名称：　低成本、低功耗、高安全性无线传感器网络节点芯片设计
  • 批准号：2006AA01Z226
  • 项目来源：“十一五”国家高技术研究发展计划（863计划）信息技术领域2006年度专题课题
  • 研究期限：2006-11-
  • 项目负责人：刘政林
  • 依托单位：华中科技大学
  • 批准年度：2006
成果综合统计
成果类型
数量
  • 期刊论文
  • 会议论文
  • 专利
  • 获奖
  • 著作
  • 34
  • 0
  • 0
  • 0
  • 0
期刊论文
无线传感器网络终端引导程序设计
用于低功耗的动态可重构cache结构
Delta Sigma调制器非理想因素建模
高吞吐率、低能耗的SHA-1加密算法的硬件实现
针对高级数据加密标准的最大差分功耗分析
Dynamic inhomogeneous S-Boxes in AES： a novel countermeasure against power analysis attacks
Low-power clock-less hardware implementation of the rijndael S-box for wireless sensor networks
Energy-efficient and security-optimized AES hardware design for ubiquitous computing
The research of DPA attacks against AES implementations
椭圆曲线密码ML算法电路实现的功耗攻击
无线传感器网络节点芯片的软／硬件协同低功耗设计技术
Dynamic inhomogeneous S-Boxes design for efficient AES masking mechanisms
复合域算法的AESS盒电路实现
一种基于FPGA的真随机数生成器的设计
嵌入式网卡芯片设计及其低功耗DFT技术考虑
Computationally efficient channel estimation and inter-carrier interference suppression for OFDM communication systems
An asynchronous pipeline architecture for the low-power AES S-box
Ethernet Controller SoC Design and Its Low-Power DFT Considerations
A low-cost compact AES architecture for wireless sensor network
Dynamic cache resources allocation for energy efficiency
基于阻尼系数控制频率补偿的无电容型LDO设计
一种基于最大偏差的AES功耗分析攻击方法
WSN中CSMA／CA协处理器的软硬协同设计
基于协处理器的无线传感器网络MAC设计
On-line Cache Resizing for Low-Power Microprocessors
可重构幸存路径管理Viterbi译码器的研究与设计
Power optimization and performance improvement for embedded Ethernet SOC
Novel Schmitt Trigger with Wide Temperature Range
AES中S盒的面积、功耗与安全性分析
一种新的单端输入迟滞比较电路
基于51MPU的嵌入式无线传感器网络节点设计
Ultra-low power S-Boxes architecture for AES
用于无线传感器网络的AES协处理器设计
Design of highly efficient elliptic curve crypto-processor with two multiplications over GF（2^163）
刘政林的项目
未知恶意软件的片上特异性免疫机制研究
期刊论文 7
与嵌入式处理器紧耦合的冷冻攻击防御机制研究
期刊论文 12 会议论文 6
嵌入式处理器细粒度安全运行机制研究
期刊论文 16 会议论文 5 专利 2