位置：立项数据库 > 立项详情页
支持高速缓存一致的片上网络关键技术研究
  • 项目名称：支持高速缓存一致的片上网络关键技术研究
  • 项目类别：重点项目
  • 批准号：60833004
  • 申请代码：F0203
  • 项目来源：国家自然科学基金
  • 研究期限：2009-01-01-2012-12-31
  • 项目负责人：汪东升
  • 负责人职称：教授
  • 依托单位：清华大学
  • 批准年度：2008
中文摘要：

多核处理器是计算机系统结构发展的必然趋势,片上网络技术是多核处理器研发的关键。本项目拟针对大规模片上多核处理器发展的异构性和系统高带宽、低延迟、低功耗等趋势和需求，通过将优化的高速缓存（Cache）一致性协议与片上网络结构有机结合,提出一种新颖的"即插即用"片上网络结构－CCNoC。CCNoC利用多核处理器结点和通信网络片内高度集成而利于优化Cache一致性协议等特点，将Cache一致性协议集成到片上网络中，减少了系统的设计和验证周期。CCNoC同时通过区域自治的思想和网络可重构技术，降低系统整体功耗，提高系统容错性能。本项目拟采用软硬件协同的设计思想，具体研究异构多核处理器的无缝集成技术、高效的缓存一致性协议、片上网络的可重构技术、片上网络的服务质量控制和系统低功耗设计等关键技术。本项目研究对于提高大规模低功耗的异构多核处理器整体性能和缩短系统设计和验证周期具有理论和实践意义。

中文主题词： 片上网络；高速缓存一致；即插即用；异构多核；
英文摘要：

Network-on-Chip；Cache Coherent；Plug and Play；Heterogeneous Multicore；

英文主题词： Network-on-Chip；Cache Coherent；Plug and Play；Heterogeneous Multicore；
结论摘要：

本项目针对大规模片上多核处理器发展的异构性和高带宽、低延迟、低功耗等趋势和需求，通过片上网络对一致性协议和存储系统进行优化，提出了一种新颖的“即插即用”的支持高速缓存一致的片上网络结构－CCNoC。主要研究成果有 1. 在支持高速缓存一致的片上网络结构方面，提出了一种缓存一致性与处理器分离的片上网络新型架构，支持异构多核处理器无缝集成；提出轻量级Cache和缓存主动复制和迁移机制，对该架构下缓存一致性进行优化。 2. 在基于片上网络的一致性协议优化和存储优化方面，重点研究了缓存系统的性能优化；实现了自适应缓存替换策略；提出了层次目录结构和快速目录结构，实现了基于数据访问特性的优化策略；提出了距离敏感的缓存复制机制。 3. 在可重构片上网络结构方面，重点研究了应用程序的可重构加速部件结构及互联；实现了RNA二级结构预测算法加速器；提出了大规模矩阵分解算法QR和LU的加速结构；提出了片上网络的随机路由算法，分块NoC结构，可重构路由等。 4. 基于片上网络的多核处理器服务质量研究利用片上网络消息的相关性，提出了基于地址标签的片上网络仲裁机制，在保证网络公平的前提下，根据消息的重要性进行优先级调度，提高了系统性能。 5. 在低功耗技术方面提出了考虑物理信息的面向温度优化和漏功耗优化的行为级综合算法，提出了面向功耗的门控时钟优化技术，提出了面向时延和低功耗的工艺映射算法、布线和布局算法。提出了高性能低功耗时钟树综合算法、时延约束下的功耗优化算法、考虑可制造性的布图技术，以及面向线长和热的层次式三维布图技术。 6．研制面向片上互连及存储关键技术验证的软硬件协同全系统仿真平台，支持64+核处理器周期精确的仿真。 7．已发表论文101篇，其中SCI收录17篇，EI收录63篇，国家发明专利14项。培养硕士53名，博士37名。举办国际会议3次。 CCNoC通过Cache一致性协议与片上网络的协同设计，提高了系统的性能，减少了多核芯片面积、降低了功耗。本项目研究具有重要的理论和实践意义。

成果综合统计
成果类型
数量
  • 期刊论文
  • 会议论文
  • 专利
  • 获奖
  • 著作
  • 75
  • 63
  • 12
  • 0
  • 0
期刊论文
基于FPGA的高精度科学计算加速器研究
Reliability provision mechanism for large-scale de-duplication storage systems
层次式FPGA快速布局算法
精确分类的视角无关人脸检测方法与硬件加速体系结构
A High Performance and Memory Efficient LU Decomposer on FPGAs
一种基于仿生原理的Sobel算子容错方法
Timing-driven placement via preassigning cell
Mix storage architecture for block level continuous data protection
基于龙芯3B的H.264解码器的向量化
Cholesky分解细粒度并行算法
面向稀疏矩阵访存特性的Cache划分
多核龙芯3A上二级BLAS库的优化
Markov Clustering-Based Placement Algorithm for Hierarchical FPGAs
A Novel Cache Replacement Policy via Dynamic Adaptive Insertion and Re-Reference Prediction
一种严格非阻塞Clos型波分复用光置换网络
Multi-core optimization for conjugate gradient benchmark on heterogeneous processors
2-Omega新型会议网络的设计与分析
Architecture and Circuit Optimization of Hardwired Integer Motion Estimation Engine for H.264/AVC
A fine-classification method and its hardware acceleration architecture for rotation invariant multi
Fine-grained parallel RNA secondary structure prediction using SCFGs on FPGA
大矩阵QR分解的FPGA设计与实现
Fast placement algorithm for hierarchical FPGAs
一种近似无阻塞的置换三级Clos网
FPGA accelerator for protein secondary structure prediction based on the GOR algorithm
Register Length Analysis and VLSI Optimization of VBS Hadamard Transform in H.264/AVC
一种多倍数据供应的编译优化方法
GPU上的矩阵乘法的设计与实现
An analytical placement technique for large-scale FPGAs
FPGA-specific custom VLIW architecture for arbitrary precision floating-point arithmetic
层次式FPGA快速可布性布线算法
差量存储的集中式文件级连续数据保护方法
线长驱动的层次式FPGA布局算法
CCNoC: Cache-Coherent Network on Chip for Chip Multiprocessors
A Unified Co-Processor Architecture for Matrix Decomposition
一种利用图建模的宏模块合法化算法
应用于大规模FPGA的解析式布局算法
基于FastPlace总体布局算法的实现
Design and Implementation of the Parameterized Multi-Standard High-Throughput Radix-4 Viterbi Decode
High precision scientific computation accumulator on FPGA
MCC: A message and command correlation method for identifying new interactive protocols via session
基于龙芯3A的LAPACK函数优化
龙芯3A处理器上FFT的高效实现
SAM: A fault-tolerant scalable address mapping method in last-level cache
面向龙芯3A体系结构的BLAS库优化
Java虚拟机中的动态锁cache优化
龙芯3B的SIMD编译优化及分析
一种仿生的面向可重构多细胞阵列的分布式定序方法
快速时代回收：一种针对无锁编程的快速垃圾回收算法
一种基于数据访问特征的层次化缓存优化设计
一种并行的网页解析算法
SAM：一种容错的末级缓存可扩展地址映射方法
Efficient Hierarchical Algorithm for Mixed Mode Placement in Three Dimensional Integrated Circuit Chip Designs
Partition-Based Global Placement Considering Wire-Density Uniformity for CMP Variations
Multi-core optimization for conjugate gradient benchmark on heterogeneous processors
The Case of Using Multiple Streams in Streaming
MCC： A Message and Command Correlation Method for Identifying New Interactive Protocols via Session Analyses
A fast routability-driven router for hierarchical FPGA
存储有效的多模式匹配算法和体系结构
针对CMT架构的linux内核负载均衡算法优化
基于插桩和布尔逻辑的运行时程序验证框架
Hierarchical Cache Directory for CMP
预先指定单元位置的时延驱动布局优化方法
Peak Temperature Reduction by Physical Information Driven Behavioral Synthesis with Resource Usage A
会议论文
A high effective indexing and retrieval method providing block-level timely recovery to any point-in
Improve clock gating through power-optimal enable function selection
Peak temperature control in thermal-aware behavioral synthesis through allocating the number of reso
A thermal-driven force-directed floorplanning algorithm for 3D ICs 1
HARDWARE OPTIMIZATIONS OF VARIABLE BLOCK SIZE HADAMARD TRANSFORM FOR H.264/AVC FREXT
FPGA implementation of variable-precision floating-point arithmetic
Coherent temporal streams in PARSEC
VPFPAP: A special-purpose VLIW processor for variable-precision floating-point arithmetic
Dynamic reusability-based replication with network address mapping in CMPs
Enhanced adaptive insertion policy for shared caches
Accurate and fast cell spreading for force directed placement
Fast placement for large-scale hierarchical FPGAs
A novel cache organization for tiled chip multiprocessor
Fast congestion-aware timing-driven placement for Island FPGA
Scalable proximity-aware cache replication in chip multiprocessors
ONE-ROUND RENORMALIZATION BASED 2-BIN/CYCLE H.264/AVC CABAC ENCODER
TIPO: A heuristic algorithm for delay constrained power optimization
Fast placement for large-scale hierarchical FPGAs
A novel cache organization for tiled chip multiprocessor
Fast congestion-aware timing-driven placement for Island FPGA
Network Caching for Chip Multiprocessors
A DyadicCluster method used for nonlinear placement
A new model of nonblocking multicast WDM optical switching network with reduced complexity
FPGA accelerating double/quad-double high precision floating-point applications for ExaScale computi
Behavioral level dual-Vth design for reduced leakage power with thermal awareness
Markov clustering based placement algorithm for island-style FPGAs
Cycle-Accurate 64+-Core FPGA-Based Hybrid Simulator
A two-phase differential synchronization algorithm for remote files
Fast hierarchical cache directory: A scalable cache organization for large-scale CMP
A reliable detail placement tool for mixed mode IE design
Storage device performance prediction with selective bagging classification and regression tree
A design of embedding rewiring into routing for FPGA improvement
Blocking LU decomposition for FPGAs
A cache replacement policy using adaptive insertion and re-reference prediction
A detailed router for hierarchical FPGAs based on simulated evolution
Wirelength optimization for multilevel hierachical FPGA
Power optimization through edge reduction in LUT-based FPGA technology mapping
FPGA accelerating three QR decomposition algorithms in the unified pipelined framework
Network Victim Cache: Leveraging Network-on-Chip for Managing Shared Caches in Chip Multiprocessors
A fine-grained pipelined implementation for large-scale matrix inversion on FPGA
Fast placement for large-scale hierarchical FPGAs
A novel cache organization for tiled chip multiprocessor
Fast congestion-aware timing-driven placement for Island FPGA
Network Caching for Chip Multiprocessors
An efficient lightweight shared cache design for chip multiprocessors
Implementation of rotation invariant multi-view face detection on FPGA
A fast routability-driven router for hierarchical FPGAs based on tabu search
Network Caching for Chip Multiprocessors
An efficient lightweight shared cache design for chip multiprocessors
An efficient lightweight shared cache design for chip multiprocessors
Fast placement for large-scale hierarchical FPGAs
A novel cache organization for tiled chip multiprocessor
Fast congestion-aware timing-driven placement for Island FPGA
Network Caching for Chip Multiprocessors
An efficient lightweight shared cache design for chip multiprocessors
Wear-resistant hybrid cache architecture with phase change memory
Stochastic prefix-based fault tolerant source routing algorithm for network on chip
A timing-perspective study on the wire model in placement
High performance cache block replication using re-reference probability in CMPs
Special-purposed VLIW architecture for IEEE-754 quadruple precision elementary functions on FPGA
Proximity-aware cache Replication
Obstacle-avoiding and slew-constrained buffered clock tree synthesis for skew optimization
A read-write aware replacement policy for phase change memory
专利
用于多核处理器的网络共享Cache及其目录控制方法
一种基于图像纹理和运动特征的运动预测方法
用于多核处理器的网络牺牲Cache及基于该Cache的数据请求方法
基于FPGA的列选主元LU分解方法
基于全展开的全流水128位精度浮点累加器
对基于随机上下文无关文法的RNA二级结构预测进行加速的方法
支持高速缓存一致的片上网络系统及数据请求方法
一种基于相变内存的读写区分数据存储替换方法
基于H.264/AVC中CABAC的并行编码实现电路及编码方法
用于多核处理器的Cache的主动复制方法及系统
一种多核处理器高速缓存及其管理方法
考虑重叠度和线长的布局模块分布密度平滑方法
相关项目
高密度新能源机组的虚拟平衡控制及其通信拓扑优化研究
期刊论文 17 会议论文 1
众核体系结构中的渗透式延迟容忍方法研究
期刊论文 27 会议论文 26
异构多核并行机上线性代数方程组的快速算法研究
期刊论文 16
众核处理器容错性设计之研究
期刊论文 7 会议论文 12
片上网络虚拟化关键技术研究
期刊论文 10 会议论文 8
片上网络演算模型及性能分析研究
期刊论文 1
面向异构多核微体系结构的物理规划研究
期刊论文 7 会议论文 16 专利 4
NoC众核系统中基于可靠性的节能实时调度算法及策略研究
期刊论文 12 会议论文 3
高性能片上互连网络及其可测性设计研究
期刊论文 10 会议论文 6
汪东升的项目
多核处理器容错关键技术研究
期刊论文 3
个性化信息服务关键技术
期刊论文 1
面向对象的集群存储
期刊论文 8
具有事务型内存的片上多处理器访存优化技术研究
期刊论文 10 会议论文 11 著作 2
计算机科学与技术学科发展战略研究