位置:立项数据库 > 立项详情页
面向三维芯片的互连参数提取与热分析算法研究
  • 项目名称:面向三维芯片的互连参数提取与热分析算法研究
  • 项目类别:面上项目
  • 批准号:61076034
  • 申请代码:F040204
  • 项目来源:国家自然科学基金
  • 研究期限:2011-01-01-2013-12-31
  • 项目负责人:喻文健
  • 负责人职称:副教授
  • 依托单位:清华大学
  • 批准年度:2010
中文摘要:

采用硅通孔(TSV)技术的三维芯片是集成电路和SOC芯片发展的趋势,它具有更高性能、更低功耗、更大集成度和更低成本的潜在优势,被学术界和工业界认为是延续摩尔定律的重要替代方案。目前,面向三维芯片的计算机辅助设计算法与软件非常缺乏,对三维芯片进行快速、准确的热分析、互连参数提取的需求非常紧迫。本项目面向三维芯片特点,研究互连参数提取与热分析的关键问题,主要包括如下内容1).针对芯片级提取任务的场求解器电容提取算法,2).TSV等三维芯片特有结构的寄生参数建模,3).针对三维芯片结构的场求解器热分析算法,4).适合于物理设计各阶段的多种热计算模型,5).考虑工艺变动的统计热分析与电热耦合分析,6).基于多核CPU、GPU等的并行计算在互连参数提取与热分析中的应用。在研究工作中还将注重成果的实用性,开发两到三个具有自主知识产权的软件包,为我国EDA设计工具软件的开发建立基础。

结论摘要:

面向三维芯片和纳米制造工艺带来的新特点与挑战,围绕集成电路物理设计中寄生参数提取与热分析问题开展了研究。研究重点包括三维互连电容场求解器算法、考虑三维芯片TSV结构的寄生参数提取、考虑三维芯片特点的热分析算法、考虑工艺变动的统计寄生参数提取、基于多核CPU/GPU的高效率并行计算。经过三年时间,项目进展顺利,取得如下成果1)提出一系列加速悬浮随机行走电容提取方法的理论与算法,包括统计方差约减、大规模结构空间管理和处理多层介质的预刻画技术,开发了三维互连电容场求解器RWCap,能有效地处理含一百万块导体的芯片级大规模互连结构,在计算速度/内存用量方面显著优于其他电容场求解器算法;2)提出计算圆柱形TSV与周围互连线二维耦合电容的解析计算方法,它在保证较好准确度(误差不超过8%)的同时,计算速度比准确数值模拟方法快5000倍;3)针对三维芯片中包含任意数量、位置的圆柱形TSV的结构,提出基于悬浮随机行走的三维电容提取算法,该算法能准确计算与TSV有关的静电场电容(误差不超过1%),计算速度比快速边界元提取算法快5倍;4)考虑三维芯片中多个器件发热层、以及实际的金字塔形芯片散热结构,提出快速的区域分解热分析算法,包括子区域间非匹配离散技术以及对规则子区域采用基于两重快速傅里叶变换的快速解法,使得在几乎不损失准确度的前提下计算速度比其他热分析算法快至少十几倍;5)针对物理设计优化中少量局部热点的温度计算,提出将网格随机行走与悬浮随机行走结合的混合随机行走快速算法,该算法在求解较大规模问题时比现有的随机行走热分析算法快100倍以上;6)提出考虑随机几何变动的三维互连电容、电感提取算法,并将其用于对底层互连线的线边缘粗糙(LER)效应的建模与分析,取得比蒙特卡洛仿真快几十倍以上的效果,此外还提出考虑TSV周围硅材料变动的半导体/电磁场耦合提取算法;7)提出基于GPU平台的并行随机行走电容提取器算法,比CPU串行计算快22至53倍,提出针对液冷三维芯片的CPU/GPU联合并行热分析求解器,使用并行预条件GMRES方程求解器,比在多核CPU上的相同算法快4倍以上。基于这些成果,发表了SCI检索的国际期刊论文9篇(含4篇IEEE Trans.),在DATE、ASPDAC等重要国际会议上发表论文12篇,开发了5个软件原型,申请了6项发明专利。总的来说,项目圆满完成,达到了预期目的。


成果综合统计
成果类型
数量
  • 期刊论文
  • 会议论文
  • 专利
  • 获奖
  • 著作
  • 15
  • 13
  • 4
  • 0
  • 0
相关项目
期刊论文 7 会议论文 16 专利 4
期刊论文 5 会议论文 4 获奖 6 著作 3
期刊论文 22 会议论文 9 获奖 2
喻文健的项目