中文摘要：

4H-SiC以优越的本征优势成为下一代高功率器件的首选材料。本项目提出将p型埋层构成的浮动结(FJ)应用于结势垒肖特基(JBS)二极管的新结构，来提高来提高功率器件的性能。基于先进的二次外延生长技术，将p型层埋于JBS体内形成一个浮动结，开展这一新型高功率4H-SiC JBS器件的理论和实验研究，在满足所需要的击穿电压条件下，将极大的降低导通损耗。考虑自热效应建立器件的电热模型，提出新型结构器件的设计方案，研究器件制备的关键工艺，研制出高能效的碳化硅高功率整流器，对提高新一代电力电子系统的性能具有重要的意义。

结论摘要：

本项目提出将p型埋层构成的浮动结(FJ)应用于结势垒肖特基(JBS)二极管的新结构，来提高功率器件的性能。开展这一新型高功率4H-SiC JBS器件的理论和实验研究，在满足所需要的击穿电压条件下，将极大的降低导通损耗，对提高新一代电力电子系统的性能具有重要的意义。基于4H-SiC肖特基二极管（SBD）载流子输运机理与漂移区电场分布情况，对4H-SiC浮动结SBD的正向导通电阻和反向击穿电压进行研究。通过分析载流子在漂移区的输运路径，建立了4H-SiC浮动结SBD的正向导通电阻解析模型。通过研究漂移区内电场分布情况，建立了4H-SiC浮动结SBD反向击穿电压解析模型。解析模型的计算结果与二维仿真的结果表现出很好的一致性，并以此提出了对于4H-SiC浮动结SBD的优化建议。通过二维器件仿真和离子注入工艺的MC模拟确定了FJ-SBD器件的设计参数，通过流片实验验证了FJ在提高器件整体性能上的显著优势,无终端保护的浮结SBD器件击穿电压950V，明显高于传统SBD器件的430V，反向泄露电流也明显低于传统SBD。FJ-SBD器件的功率优值（FOM）BV2/Ron-sp是传统SBD的三倍以上，达到了项目指标要求。针对浮结对正向性能的负面影响，创新性的提出了三维点状的浮动结结构，仿真结果证实了三维点状结构能够在保证反向性能的基础上显著降低正向导通电阻，交错排布的三维点状浮结相比于二维条状浮结比导通电阻降低了26.7%。对于4H-SiC浮动结结势垒肖特基二极管，由p+埋层形成的浮动结与主结p+区之间的套刻对准是实现该结构的一项关键技术。二维模拟软件ISE的模拟结果表明套刻偏差的存在会明显影响器件的击穿特性，随着偏差的增大击穿电压随之而减小。尽管主结和埋层的交错结构与对准结构具有相似的击穿特性，但是当正向电压大于2V后，交错结构的串联电阻更大。