位置：成果数据库 > 期刊 > 期刊详情页
Making Effective Decisions in Computer Architects＇ Real-World： Lessons and Experiences with Godson-2 Processor Designs
  • ISSN号：1000-9000
  • 期刊名称：《计算机科学技术学报：英文版》
  • 时间：0
  • 分类：TP368.1[自动化与计算机技术—计算机系统结构;自动化与计算机技术—计算机科学与技术]
  • 作者机构：[1]Institute of Computing Technology, Chinese Academy of Sciences, Beijing 100190, China, [2]Graduate University of Chinese Academy of Sciences, Beijing 100049, China
  • 相关基金：Supported by the National Natural Science Foundation of China （Grant Nos. 60673146, 60703017, 60736012 and 60603049）, the National High Technology Development 863 Program of China （Grant Nos. 2006AA010201 and 2007AA01Z114）, the National Grand Fundamental Research 973 Program of China （Grant Nos. 2005CB321601 and 2005CB321603）, and Beijing Natural Science Foundation （Grant No. 4072024）.
作者： 胡伟武[1], 王剑[1,2]
关键词： 微处理器, 单片机, 超标量体系结构, 相关设计, superscalar architecture, correlation design, balanced design, optimized design, Pico-architecture design, work-on-silicon
中文摘要：

Wei-Wu Hu received his B.S. degree from the University of Science and Technology of China in 1991 and his Ph.D. degree from the Institute of Computing Technology, Chinese Academy of Sciences in 1996, both in computer science. He is currently a professor in the Institute of Computing Technology. His research interests include high performance cornputer architecture, parallel processing and VLSI design. Jian Wang received his B.S. degree from the University of Science and Technology of China in 1994 and his M.S. degree from the Institute of Computing Technology, Chinese Academy of Sciences in 1997, both in computer science. He is currently an associate professor in the Institute of Computing Technology. His research interests include high performance computer architecture and operating system.

同期刊论文项目
高性能片上存储系统
期刊论文 118 会议论文 65
资源有效的单片多处理器结构研究
期刊论文 57 会议论文 12 专利 2
共享二级Cache的片上多处理器Cache块分布技术研究
期刊论文 21 会议论文 5
采用形式化引擎加速处理器仿真验证收敛的关键技术研究
期刊论文 35 会议论文 22 专利 9
同项目期刊论文
龙芯2号处理器的同时多线程设计
System Architecture of Godson-3 Multi-Core Processors
蛋白质序列比对算法在众核结构上的并行与优化
龙芯3号互联系统的设计与实现
基于龙芯处理器的二进制翻译器优化
基于锁CACHE 一致性协议的硬件优化策略
一种递归定义的可扩展片上网络拓扑结构
众核结构上分块LU分解算法的研究
面向流体系的细粒度异步访存调度
基于SRAM和STT-RAM的混合指令Cache设计
通用处理器的高带宽访存流水线研究
“龙腾R2”微处理器数据Cache的设计与实现
超标量处理器中引入SMT技术的性能分析研究
一种直接纠错的流水线设计
一种针对SEU的同步纠错流水线设计
一种片上众核结构共享Cache动态隐式隔离机制研究
众核处理器中使用写掩码实现混合写回/写穿透策略
基于软硬件的协同支持在众核上对1-D FFT算法的优化研究
高性能代价比的两层关联间接转移预测器
众核体系结构对Cilk语言的硬件支持及评测研究
LU分解在众核结构仿真器上的指令级调度研究
PartitionSim-一个面向众核结构的并行模拟器
32位双发射流水线结构RISC微处理器设计
Godson-T众核体系结构上的Broadcast性能优化
LU分解在Godson-Tv1众核体系结构上的并行化研究
场景前颜色缓冲区压缩
高性能多媒体SoC分组访存调度算法
环连接CMP 的缓存一致性协议
支持短向量的32位快速加法器设计
互联网自治域商业关系推测算法
多媒体网络:从内容分发网络到未来互联网
面向多核程序确定性重演的内存竞争记录机制研究
一种类数据流驱动的分片式流处理器体系结构及其编程模型
“龙腾R”微处理器分支处理单元的研究与设计
基于AltiVec技术的浮点乘加单元的设计
一种基于虚拟机的处理器高效原型验证方法
面向应用的流存储系统评测与改进
片上多核处理器存储一致性验证
龙芯3A平台Vxworks移植的研究和实现
Godson-T: An Efficient Many-Core Architecture for Parallel Program Executions
PartitionSim:一个面向众核结构的并行模拟器
基于存储队列的Cache访问性能优化研究
嵌入式系统建模理论与方法
硬件结构支持的基于同步的高速缓存一致性协议
An Efficient and Flexible Task Management for Many Cores.
二进制翻译中解析多目标分支语句的图匹配方法
指导cache静态划分的程序性能profiling优化技术
提高堆数据局部性的动态池分配技术
改进的非对称多通道路由器结构及其分析模型
众核处理器cache一致性研究综述
片上实时功耗监控与估测的分析设计
GALS处理器的功耗有效性方法研究
Physical Implementation of the 1GHz Godson-3 Quad-Core Microprocessor
一种面向多核处理器的通用可调试性架构
具有可变数据格式的透明度压缩
基于二进制插桩的ASIP处理器指令集混合仿真方法
基于共享存储的高可伸缩嵌入式集群模型
基于插桩分析的Java虚拟机自适应预取优化框架
片上多处理器中延迟和容量权衡的Cache结构
Chip Multithreaded Consistency Model
跨平台系统级虚拟机的访存优化
一种基于RAM的降低异构多核切换开销的方法
龙芯3A多核处理器系统级性能优化与分析
基于硬件cache锁机制的Java虚拟机即时编译器优化
基于确定性的处理器硅后调试系统
众核处理器片上同步机制和评估方法研究
二进制翻译控制转移的软硬件协同设计
一种新型高效容错体系结构的研究与实现
支持AltiVec技术的多媒体协处理单元的研究
支持AltiVec技术的可分裂式加法器研究与设计
基于AltiVec技术的短向量单元双发射策略的研究
一种新颖的向量基-8布斯乘加器的设计
面向实时流处理的多核多线程处理器访存队列
单颗粒重构软件EMAN算法分析与高效并行实现
浮点和与点积计算结构研究
浮点乘加部件的自动化形式验证
DCSRC：一种基于龙芯SoC的控制流与数据流分离的可重构计算集群
基于向量扩展多核处理器的矩阵乘法算法优化研究
H．264去块滤波算法在众核结构上的并行优化
谓词执行技术在类数据流体系结构中的实现和优化
利用数据预取机制降低块执行模型的访存延迟
Design and analysis of a UWB low-noise amplifier in the 0.18 μm CMOS process
混合体系结构中有状态硬件加速器的优化
LU分解在Godson—Tv1众核体系结构上的并行化研究
一个用于高速信号传输的对PVT变化不敏感的低功耗锁相环
高性能代价比的两层关联间接转移预测器设计
基于软硬件的协同支持在众核上对1-DFFT算法的优化研究
一种基于反馈信息的地址寄存器提升方法
蛋白质序列比对算法在众核结构上的并行优化
基于锁的Cache一致性协议的硬件优化策略
一个支持访存带宽敏感调度的跨执行优化方法
存储器模块测试系统的设计
基于亚阈值漏电流的数据Cache低功耗控制策略研究
龙芯处理器上的TLB性能优化技术
一种快速的滑动标记缩并垃圾收集算法
The Godson Processors： Its Research, Development, and Contributions
龙芯2号处理器的同时多线程设计
龙芯3号互联系统的设计与实现
一种基于元操作的宏模块功耗建模方法
龙芯3号互连系统的设计与实现
环连接CMP的缓存一致性协议
基于插桩分析的Java虚拟机自适应预取优化框架
一个基于微处理器功能模型的可靠度评估系统
嵌入式处理器中的寄存器堆延迟写回技术
Making Effective Decisions in Computer Architects' Real-World: Lessons and Experiences with Godson-2
Runtime Engine for Dynamic Profile Guided Stride Prefetching
片上多处理器中延迟和容量权衡的Cache结构
Chip Multithreaded Consistency Model
A PVT Tolerant Sub-mA PLL for High Speed Link
Design and analysis of a UWB low-noise amplifier in the 0.18 μm CMOS process
一个用于高速信号传输的对PVT变化不敏感的低功耗锁相环
基于四阶段人工优化的软件流水技术
支持V2显示芯片LVDS输出的Linux驱动
基于三维桌面操作系统的3D游戏设计与实现
System Architecture of Godson-3 Multi-Core Processors
片上多核处理器存储一致性验证
Tradeoff cache between latency and capacity in chip multiprocessors
高速低功耗传输电路的时钟系统设计
Dependability evaluation system based on microprocessor function model
Instrument-analysis framework for adaptive prefetch optimization in JVM
Microprocessor performance analysis approach based on microbench and ideal bound
Capacity-shared heterogeneous CMP cache
Accelerating sequential programs on Chip Multiprocessors via Dynamic Prefetching Thread
基于物理反标的处理器功耗建模与评估方法
基于龙芯CPU的多核全系统模拟器SimOS-Goodson
一种基于元操作的宏模块功耗建模方法
Physical Implementation of the 1GHz Godson-3 Quad-Core Microprocessor
Fast slide mark compact algorithm
A use-level simulator for tiled chip multiprocessor
一种静态电路兼容的4GHz 64位动态加法器设计
片上多处理器中的Cache压缩和接口压缩
A PVT tolerant sub-mA PLL for high speed links
基于长生命周期对象的混合垃圾收集
基于插桩分析的Java虚拟机自适应预取优化框架
一个基于微处理器功能模型的可靠度评估系统
嵌入式处理器中的寄存器堆延迟写回技术
片上多处理器中延迟和容量权衡的Cache结构
Chip Multithreaded Consistency Model
Cache自适应写分配策略
同时多微线程体系结构研究
快速地址计算的自适应栈高速缓存
结合访存失效队列状态的预取策略
Innovative architecture-level power estimation methodology for godson processor
Sim-Godson: A godson processor simulator based on SimpleScalar
Cache adaptive write allocate policy
Adaptive stack cache with fast address generation
一种高性能北桥芯片的设计及性能分析
A 10 Gb/s receiver with half rate period calibration CDR and CTLE/DFE combiner
Design and analysis of a UWB low-noise amplifier in the 0.18 μm CMOS process
一个用于高速信号传输的对PVT变化不敏感的低功耗锁相环
Storus：一个二维片上网络拓扑结构
针对龙芯2号结构特征的GCC优化
基于SimpleScalar的龙芯CPU模拟器Sim—Godson
一个0．18μm高速低功耗的发送和接收电路
一种基于容量复用的异构CMP Cache
一种基于龙芯CPU的结构级功耗评估新方法
Xmesh：一个mesh—like片上网络拓扑结构
一种静态电路兼容的4GHz64位动态加法器设计
一种快速的滑动标记缩并垃圾收集算法
Implementing a 1GHz Four-Issue Out-of-Order Execution Microprocessor in a Standard Cell ASIC Methodology
使用支持向量机的微处理器验证向量优化方法
一种基于微基准程序和理想上限的处理器性能分析方法
一种分片式多核处理器的用户级模拟器
The Godson Processors： Its Research, Development, and Contributions
龙芯 2 号原型系统北桥的设计与实现
片上多核处理器存储一致性验证
基于支持向量机和功能覆盖率的验证向量优化
10 Gb/s receiver with half rate period calibration CDR and CTLE/DFE combiner
龙芯3A处理器封装的散热设计
基于龙芯2F处理器的硬件验证平台的设计与实现
Testing content addressable memories with physical fault models
覆盖率驱动的随机测试生成技术综述
基于遗传算法的全芯片级覆盖率驱动随机验证技术
基于长生命周期对象的混合垃圾收集
基于交易级建模的ATA控制器功能验证方法研究
IP可重用的AMBA AXI总线验证平台设计与实现
0.18 μm transmitter and receiver with high speed and low power
基于插桩分析的Java虚拟机自适应预取优化框架
片上多处理器中延迟和容量权衡的Cache结构
Chip Multithreaded Consistency Model
基于CLP模型的HDL设计可观测性分析
一种高性能北桥芯片的设计及性能分析
一种基于SAT的运算电路查错方法
一种向分支指令后插入冗余指令的容错微结构
A 10 Gb/s receiver with half rate period calibration CDR and CTLE/DFE combiner
基于覆盖率模型的AMBA接口随机验证方法
一个0．18μm高速低功耗的发送和接收电路
使用支持向量机的微处理器验证向量优化方法
通过增强数据访问局部性提高多路复用FIR滤波器计算性能
多核处理器片上网络trace压缩方法
龙芯2号原型系统北桥的设计与实现
期刊信息
  • 《计算机科学技术学报：英文版》
  • 中国科技核心期刊
  • 主管单位:
  • 主办单位:中国科学院计算机技术研究所
  • 主编：
  • 地址：北京2704信箱
  • 邮编：100080
  • 邮箱：jcst@ict.ac.cn
  • 电话：010-62610746 64017032
  • 国际标准刊号：ISSN：1000-9000
  • 国内统一刊号：ISSN：11-2296/TP
  • 邮发代号:2-578
  • 获奖情况:
  • 国内外数据库收录:
  • 被引量:505