基于SOC的嵌入式混合信号集成电路IP核及高层次模型研究-东篱科研大数据发现系统（DRDS）

位置：立项数据库 > 立项详情页

基于SOC的嵌入式混合信号集成电路IP核及高层次模型研究

项目名称：基于SOC的嵌入式混合信号集成电路IP核及高层次模型研究
项目类别：面上项目
批准号：60476046
申请代码：F040201
项目来源：国家自然科学基金
研究期限：2005-01-01-2007-12-31

项目负责人：杨银堂
负责人职称：教授
依托单位：西安电子科技大学
批准年度：2004

中文摘要：

本项目研究用于SOC设计的嵌入式混合信号集成电路IP核开发技术及相关的低压低功耗模拟集成电路技术，以提高SOC芯片的设计水平，提高SOC数模混合仿真验证的速度，加快SOC芯片的设计进度。本项目通过设计高频CMOS模拟锁相环和高速电流舵数/模转换器IP核，研究基于SOC的嵌入式混合信号集成电路IP核设计开发技术及IP设计规范，开发低压低功耗模拟集成电路结构，采用系统设计语言和硬件描述语言对嵌入式模拟集成电路IP核进行高层次设计，以实现数字IP核和模拟IP核的协同仿真；结合Cadence的Skill语言，实现混合信号集成电路IP核模拟部分的电路、版图和性能参数在多种深亚微米工艺下实现复用和移植，并具有良好的可靠性；采用低压电流源等电路设计技术，实现混合信号IP核的良好可配置性，实现嵌入式应用。本项目将为实现高性能SOC设计平台奠定必要的理论和实验基础。

中文主题词：嵌入式IP核;高层次模型;混合信号集成电路;SOC;系统设计

英文摘要：

Embedded IP core;Mxied signal

英文主题词： Embedded IP core;Mxied signal

结论摘要：

本项目研究用于SOC设计的嵌入式混合信号集成电路IP核开发技术及相关的低压低功耗模拟集成电路技术，以提高SOC芯片的设计水平，提高SOC数模混合仿真验证的速度，加快SOC芯片的设计进度。本项目通过设计高速电流舵数/模转换器、低压CMOS运算放大器、低压CMOS基准源等IP核，研究基于SOC的嵌入式混合信号集成电路IP核设计开发技术，开发低压低功耗模拟集成电路结构，采用系统设计语言和硬件描述语言对嵌入式模拟集成电路IP核进行高层次设计，如Sigma-Delta调制器，以实现数字IP核和模拟IP核的协同仿真；结合Cadence的Skill语言，实现混合信号集成电路IP核模拟部分的电路、版图和性能参数在多种深亚微米工艺下实现复用和移植，并具有良好的可靠性。本项目将为实现高性能SOC设计平台奠定必要的理论和实验基础。

成果综合统计