位置：立项数据库 > 立项详情页
甚低功耗片上网络（NOC）系统模型及异步互连技术
  • 项目名称：甚低功耗片上网络（NOC）系统模型及异步互连技术
  • 项目类别：面上项目
  • 批准号：60676009
  • 申请代码：F0402
  • 项目来源：国家自然科学基金
  • 研究期限：2007-01-01-2009-12-31
  • 项目负责人：杨银堂
  • 负责人职称：教授
  • 依托单位：西安电子科技大学
  • 批准年度：2006
中文摘要：

研究甚低功耗片上网络（Network On Chip）体系结构模型及异步互连技术。基于全局异步局部同步（GALS）技术，研究NOC的多处理器阵列全局异步总线接口信号组成、数据包格式及实现片内多处理器的互连开关网络，探讨NOC多处理器及处理器阵列的数据传送最佳方式和GALS总线电路自动化设计的可行性。仿真2D网格、环面、旁路环面和聚合环面网络结构，以分析在不同设计资源约束下的平均网络结构潜能，在相同物理约束下建立多层次不同NOC拓扑结构性能及功耗模型。采用形式化方法验证异步总线协议的正确性，折衷考虑总线单元的面积、速度和功耗，研究NOC异步互连网络的实现电路、验证方法和测试方法，实现NOC甚低功耗全局互连。本项目作为国内外NOC设计研究领域的前沿课题，将有力推进NOC的实际应用设计开发，对于促进探索NOC设计方法学和低功耗体系结构具有着非常重要的意义。

中文主题词： 片上网络;拓扑结构;低功耗;资源约束;异步互连
结论摘要：

英文主题词Network-on-chip;Topology;Low power; Resource constrain; Asynchronous inter-connect

成果综合统计
成果类型
数量
  • 期刊论文
  • 会议论文
  • 专利
  • 获奖
  • 著作
  • 72
  • 3
  • 0
  • 0
  • 0
期刊论文
一种 1.8V 10 位 120MS/s CMOS 电流舵 D/A 转换器 IP 核
一种基于模糊推理的内插滤波器设计与实现
一种基于纳米级CMOS工艺的互连线串扰RLC解析模型
A high performance 90nm CMOS SAR ADC with hybrid architecure
Low power variable frequency PFC converters
一种基于纳米级 CMOS 工艺的互连线串扰 RLC 解析模型
A novel interconnect-optimal repeater insertion model with target delay constraint in 65 nm CMOS
考虑通孔效应和边缘传热效应的纳米级互连线温度分布模型
A high efficiency PWM CMOS class-D audio power amplifier
一种基于目标延迟约束缓冲器插入的互连优化模型
一种 CMOS 混合信号电路衬底噪声耦合模型
片上网络体系结构的研究与进展
实现 R-Port 电路的 Set-C 单元的两种设计
一种用于片上网络的交换开关结构
基于负反馈箝位的 12.9ppm / ℃曲率补偿 CMOS 带隙基准源
适用于高速信号传输的低失真、宽带模拟开关
一种高效 2.1 声道 D 类音频功放设计
一种具有省电模式 CMOS 振荡器电路
新型异步树型仲裁器设计
Multiplexer Design Applied to High-Speed Signal Transimission
基于 Simulink 的 Sigma-Delta A/D 转换器调制器系统建模
一种0.8V衬底驱动轨对轨运算放大器设计
处理器可靠性约束的电压频率岛NoC能耗优化
自适应混沌遗传退火的片上网络映射
一种考虑硅通孔电阻-电容效应的三维互连线模型
基于0．8μm BCD工艺的20W×2集成D类音频功放设计
一种65nm CMoS互连线串扰分布式RLC解析模型
一种PWM/伪PFM双模调制的降压型DC/DC开关电源
A novel interconnect-optimal repeater insertion model with target delay constraint in 65 nm CMOS
异步算盘加法器设计
A 10-bit low power SAR A/D converter based on 90 nm CMOS
A 10-bit low power SAR A/D converter based on 90nm CMOS
一种 0.8V 2.4uA CMOS 全差分放大器
一种无滤波器的高效立体声 D 类音频功率放大器
异步超前进位加法器设计
A novel analytical thermal model for multilevel nano-scale interconnects considering the via effect
A full asynchronous serial transmission converter for network-on-chips
一种NoC路由器间互连线的自适应驱动方法
Low-power variable frequency PFC converters
一种具有省电模式的 CMOS 反激式 PWM 控制器
A Novel Interconnect Crosstalk Parallel RLC Analyzable Model Based on the 65nm CMOS Process
A PWM/Pseudo-PFM Auto-Mode- Applied Buck DC/DC Switching Regulator
基于 0.8um BCD 工艺的 20W*2 集成 D 类音频功放设计
基于负反馈箝位技术的高性能CMOS带隙基准源
基于短循环程序特征的多模式低功耗编码算法
适用于高速信号传输的低失真及宽带模拟开关
一种结构简单的曲率补偿CMOS带隙基准源
一种CMOS混合信号电路衬底噪声耦合模型
一种具有省电模式CMOS振荡器电路
一种高效2．1声道D类音频功放设计
应用于高速信号传输系统的多路选择器
多性能指标约束的SoC软硬件划分算法
CMOS PWMD类音频功率放大器的过流保护电路
一种具有省电模式的CMOS反激式PWM控制器
一种基于0.13μm CMOS工艺的10位SAR A/D转换器
A high performance 90 nm CMOS SAR ADC with hybrid architecture
PWM降压型DC/DC转换器的高层次模型
基于Simulink的Sigma-DeltaA/D转换器调制器系统建模
用于片上网络的高速低功耗多轨协议异步通信通道
考虑硅通孔的三维集成电路热传输解析模型
一种低功耗抗串扰的自适应时空总线编码方法
Optimization design of a full asynchronous pipeline circuit based on null convention logic
一种10位200kS/s 65nm CMOS SAR ADC IP核
一种考虑温度的分布式互连线功耗模型
基于负反馈调制技术的高性能 CMOS 带隙基准源
CMOS PWM D 类音频功率放大器的过流保护电路
一种基于标准逻辑单元的 GALS 异步封装电路
采用相邻耦合动态功耗优化的低功耗布线方法
会议论文
A Low Voltage Bulk-driving PMOS Cascode Current Mirror
A Novel High Performance CMOS Current Switch Driver
A High Efficiency PWM Buck DC/DC Converter High-Level Model and Verification
相关项目
面向异构多核微体系结构的物理规划研究
期刊论文 7 会议论文 16 专利 4
分子长度、取向及载体表面对选择子一配体动力学的影响
期刊论文 6 会议论文 6 著作 1
基于全局通信管理的NoC低功耗容错机制研究
期刊论文 10 会议论文 4 专利 1
多核芯片异步片上网络的微电路和建模研究
期刊论文 12 会议论文 3
片上网络高性能互连技术的研究
期刊论文 27 会议论文 18
高性能片上互连网络及其可测性设计研究
期刊论文 10 会议论文 6
NoC高性能互连结构设计方法研究
期刊论文 15 会议论文 2
片上网络系统的拓扑和路由关健问题研究
期刊论文 10 会议论文 20
超低电压模拟与数模混合集成电路设计技术研究
期刊论文 12 会议论文 19
杨银堂的项目
基于TSV的三维集成关键技术研究
期刊论文 8
用于集成化芯片系统的压电薄膜微传感器研究
期刊论文 8
集成电路设计（包括ＣＡＤ）
期刊论文 136
新型SiC高温半导体器件关键技术基础研究
期刊论文 2
基于SOC的嵌入式混合信号集成电路IP核及高层次模型研究
期刊论文 52 会议论文 2 著作 1