位置：成果数据库 > 期刊 > 期刊详情页
基于负反馈箝位技术的高性能CMOS带隙基准源
  • ISSN号：1009-5896
  • 期刊名称：《电子与信息学报》
  • 时间：0
  • 分类：TN431.2[电子电信—微电子学与固体电子学]
  • 作者机构：[1]西安电子科技大学微电子学院宽禁带半导体材料与器件教育部重点实验室,西安710071, [2]北京微电子技术研究所,北京100076
  • 相关基金：国家自然科学基金（60476046,60676009）资助课题
作者： 曹寒梅[1], 杨银堂[1], 蔡伟[2], 陆铁军[2], 王宗民[2]
关键词： 带隙电压基准源, 负反馈箝位, 温度稳定性, Bandgap voltage reference source, Negative feedback clamp, Temperature stability
中文摘要：

该文提出了一种结构简单的高性能带隙电压基准源。电路设计中采用负反馈箝位技术实现电压箝位,消除了运放自身失调效应的影响,简化了电路设计;输出部分采用调节型共源共栅结构,保证了高的电源抑制比（PSRR）。整个电路采用SMIC 0.18μm标准CMOS工艺实现,并用HSPICE进行仿真,结果表明所设计的电路在-15～70℃范围内的温度系数为10.8ppm/℃,直流PSRR为74.7dB,在10Hz-1MHz频带内的总的输出噪声电压为148.7μV/sqrt（Hz）。

英文摘要：

A novel CMOS bandgap reference is presented. A negative feedback clamp technique is used which eliminates the offset of Op-Amps and simplifies the design. A regulated cascode configuration is used to improve Power Supply Rejection Ratio （PSRR）. It is implemented in SMIC standard 0.18μm CMOS process, the results from HSPICE simulation show that the temperature coefficient between -15-70℃ is 10.8ppm/℃, and the PSRR at 10Hz is 74.7dB, the output noise voltage is 148.7μV/sqrt（Hz）.

同期刊论文项目
基于SOC的嵌入式混合信号集成电路IP核及高层次模型研究
期刊论文 52 会议论文 2 著作 1
甚低功耗片上网络（NOC）系统模型及异步互连技术
期刊论文 72 会议论文 3
同项目期刊论文
一种 1.8V 10 位 120MS/s CMOS 电流舵 D/A 转换器 IP 核
Low-power variable frequency PFC converters
一种NoC路由器间互连线的自适应驱动方法
A full asynchronous serial transmission converter for network-on-chips
一种基于模糊推理的内插滤波器设计与实现
一种基于纳米级CMOS工艺的互连线串扰RLC解析模型
A high performance 90nm CMOS SAR ADC with hybrid architecure
Low power variable frequency PFC converters
一种基于纳米级 CMOS 工艺的互连线串扰 RLC 解析模型
A novel interconnect-optimal repeater insertion model with target delay constraint in 65 nm CMOS
A novel analytical thermal model for multilevel nano-scale interconnects considering the via effect
异步超前进位加法器设计
一种无滤波器的高效立体声 D 类音频功率放大器
一种 0.8V 2.4uA CMOS 全差分放大器
A 10-bit low power SAR A/D converter based on 90nm CMOS
考虑通孔效应和边缘传热效应的纳米级互连线温度分布模型
A high efficiency PWM CMOS class-D audio power amplifier
基于 0.8um BCD 工艺的 20W*2 集成 D 类音频功放设计
A PWM/Pseudo-PFM Auto-Mode- Applied Buck DC/DC Switching Regulator
A Novel Interconnect Crosstalk Parallel RLC Analyzable Model Based on the 65nm CMOS Process
一种具有省电模式的 CMOS 反激式 PWM 控制器
一种基于目标延迟约束缓冲器插入的互连优化模型
一种 CMOS 混合信号电路衬底噪声耦合模型
片上网络体系结构的研究与进展
采用相邻耦合动态功耗优化的低功耗布线方法
实现 R-Port 电路的 Set-C 单元的两种设计
一种用于片上网络的交换开关结构
基于负反馈箝位的 12.9ppm / ℃曲率补偿 CMOS 带隙基准源
适用于高速信号传输的低失真、宽带模拟开关
一种高效 2.1 声道 D 类音频功放设计
一种具有省电模式 CMOS 振荡器电路
新型异步树型仲裁器设计
Multiplexer Design Applied to High-Speed Signal Transimission
基于 Simulink 的 Sigma-Delta A/D 转换器调制器系统建模
一种基于标准逻辑单元的 GALS 异步封装电路
CMOS PWM D 类音频功率放大器的过流保护电路
基于负反馈调制技术的高性能 CMOS 带隙基准源
一种0.8V衬底驱动轨对轨运算放大器设计
处理器可靠性约束的电压频率岛NoC能耗优化
一种考虑温度的分布式互连线功耗模型
一种10位200kS/s 65nm CMOS SAR ADC IP核
Optimization design of a full asynchronous pipeline circuit based on null convention logic
一种低功耗抗串扰的自适应时空总线编码方法
自适应混沌遗传退火的片上网络映射
考虑硅通孔的三维集成电路热传输解析模型
用于片上网络的高速低功耗多轨协议异步通信通道
基于Simulink的Sigma-DeltaA/D转换器调制器系统建模
PWM降压型DC/DC转换器的高层次模型
A high performance 90 nm CMOS SAR ADC with hybrid architecture
一种基于0.13μm CMOS工艺的10位SAR A/D转换器
一种考虑硅通孔电阻-电容效应的三维互连线模型
基于0．8μm BCD工艺的20W×2集成D类音频功放设计
一种65nm CMoS互连线串扰分布式RLC解析模型
一种PWM/伪PFM双模调制的降压型DC/DC开关电源
一种具有省电模式的CMOS反激式PWM控制器
CMOS PWMD类音频功率放大器的过流保护电路
多性能指标约束的SoC软硬件划分算法
A novel interconnect-optimal repeater insertion model with target delay constraint in 65 nm CMOS
异步算盘加法器设计
A 10-bit low power SAR A/D converter based on 90 nm CMOS
应用于高速信号传输系统的多路选择器
一种高效2．1声道D类音频功放设计
一种具有省电模式CMOS振荡器电路
一种CMOS混合信号电路衬底噪声耦合模型
一种结构简单的曲率补偿CMOS带隙基准源
适用于高速信号传输的低失真及宽带模拟开关
基于短循环程序特征的多模式低功耗编码算法
基于衬底驱动技术的亚1V与温度成
一种NoC路由器间互连线的自适应驱动方法
一种基于目标延迟约束缓冲器插入的互连优化模型
一种基于衬底偏置的超低压CMOS运
一种基于衬底驱动PMOS晶体管的低
一种1.8V 10位120MS/s CMOS电流
基于Simulink的Sigma-Delta A/D
一种0.8V 2.4uA CMOS全差分放大
一种0.8V衬底驱动轨对轨运算放大器设计
一种低功耗抗串扰的自适应时空总线编码方法
基于Simulink的Sigma-DeltaA/D转换器调制器系统建模
PWM降压型DC/DC转换器的高层次模型
一种CMOS混合信号电路衬底噪声耦
一种低压CMOS衬底驱动共源共栅电
一种1.5V 8位100MS/s电流舵D/A转
衬底驱动超低压CMOS帯隙基准电压
基于CMOS准浮栅技术的超低压模拟
一种5位10GHz SiGe BiCMOS比较器
一种采用0.5um CMOS工艺的多通道
一种8通道12位逐次逼近式A/D转换
一种高速低功耗可重构流水线乘法
一种基于准浮栅技术的折叠差分结
基于准浮栅技术的超低压运放及滤
高速D/A转换器输出跨导模型及对
基于衬底驱动技术的0.8V三阶椭圆
一种新型低压高精度CMOS电流源
一种基于衬底驱动技术的亚1V CMO
一种基于衬底驱动技术的0.8V高性
衬底驱动超低压CMOS带隙基准电压源
基于0．8μm BCD工艺的20W×2集成D类音频功放设计
CMOS PWMD类音频功率放大器的过流保护电路
应用于高速信号传输系统的多路选择器
一种高效2．1声道D类音频功放设计
一种具有省电模式CMOS振荡器电路
一种CMOS混合信号电路衬底噪声耦合模型
一种结构简单的曲率补偿CMOS带隙基准源
适用于高速信号传输的低失真及宽带模拟开关
一种高单位增益带宽CMOS全差分运算放大器
一种高速CMOS全差分运算放大器
基于Verilog HDL的UART IP的设计
基于温度补偿的1V CMOS电流基准源
一种低压CMOS衬底驱动共源共栅电流镜
一种1．5 V 8位100 MS／s电流舵D／A转换器
一种混合信号集成电路衬底耦合噪声分析方法
深亚微米CMOS混合信号电路衬底噪声耦合宏模型
一种高速低功耗可重构流水线乘法器
基于CMOS准浮栅技术的超低压模拟集成电路
一种8通道12位逐次逼近式A/D转换器的设计
采用SAR结构的8通道12位ADC设计
电流源的失配分析及设计研究
MOS晶体管的阈值电压不匹配特性
期刊信息
  • 《电子与信息学报》
  • 中国科技核心期刊
  • 主管单位:中国科学院
  • 主办单位:中国科学院电子学研究所 国家自然科学基金委员会信息科学部
  • 主编：朱敏慧
  • 地址：北京市北四环西路19号
  • 邮编：100190
  • 邮箱：jeit@mail.ie.ac.cn
  • 电话：010-58887066
  • 国际标准刊号：ISSN：1009-5896
  • 国内统一刊号：ISSN：11-4494/TN
  • 邮发代号:2-179
  • 获奖情况:
  • 国内外数据库收录:
  • 荷兰文摘与引文数据库,美国工程索引,美国剑桥科学文摘,日本日本科学技术振兴机构数据库,中国中国科技核心期刊,中国北大核心期刊（2004版）,中国北大核心期刊（2008版）,中国北大核心期刊（2011版）,中国北大核心期刊（2014版）
  • 被引量:24739