中文摘要：

围栅硅纳米线MOS器件，被认为是最有潜力拓展到亚十纳米量级集成电路领域的新型器件结构之一。器件的涨落性和可靠性是硅纳米线器件在未来实际应用中的关键性瓶颈问题，本项目将对此进行一系列深入的理论和实验研究，主要包括硅纳米线器件的特征涨落及其影响、表征与改善的潜在途径；硅纳米线的器件结构对氧化层陷阱性质和可靠性的影响及其物理机制，并提出新的表征方法和可靠性预测模型；在前面的基础上，进一步探讨二者的耦合效应引起硅纳米线器件退化的新特点和物理机制，并提出相应的表征和预测手段。本项目在器件制备的基础上进行研究，将在理论模型和实验表征等方面进行创新，对基于硅纳米线器件的电路的涨落性和可靠性预测提供指导，为其在未来16nm技术节点以后的实际应用奠定基础，具有重要的科学意义和应用价值。

结论摘要：

本项目针对课题的研究目标，基本按照研究计划进行了相关研究，研究内容没有进行变动，达到了预定的研究目标，顺利完成了研究任务，取得了如下的研究成果。 1、对围栅硅纳米线器件的主要特征涨落——纳米线沟道线边缘/宽度粗糙度（LER/LWR）及其之间的内在关系进行了深入的理论与实验研究。提出了改进的表征方法和新的表征参数以描述带互相关的实际LER特性，并通过实验研究发现了LER的互相关性具有工艺依赖性规律。进一步提出了改进的LER理论模拟方法，并在此基础上研究了带互相关的沟道LER对纳米线器件的影响。 2、对围栅硅纳米线器件的NBTI可靠性和氧化层缺陷行为进行了实验和理论研究。实验研究了器件的NBTI可靠性退化特性，结合纳米线围栅结构的若干新特点，得到了适用于硅纳米线器件的可靠性预测模型。采用随机电报噪声（RTN）技术对硅纳米线器件的栅氧陷阱进行了实验研究。实验发现了量子限域对硅纳米线器件的栅氧化层陷阱的俘获和发射行为的特殊影响，结合多声子物理机制，建立了纳米线器件中RTN的量子模型，良好地解释了实验现象。 3、进一步考虑可靠性与涨落性之间的耦合，研究了不同硅纳米线器件之间的NBTI退化的动态涨落（DDV），并发现了单个器件在工作周期之间的动态涨落（CCV）。 4、此外，基于对形成硅纳米线的关键工艺的实验研究成果，提出了一种精确的纳米线二维自限制氧化模型，能够对任意晶向和任意截面形状的自限制氧化结果进行预测，以提高纳米线形成工艺的可控性、为硅纳米线器件的制备提供了良好的工艺指导。 基于上述研究成果，发表了多篇学术论文，其中包括发表在专业顶级期刊IEEE T-ED的研究论文3篇；并应邀撰写Springer英文学术专著的相关章节2章。关于围栅纳米线器件的LER特性和NBTI动态涨落的研究成果，作为“新型低功耗多栅MOS器件的实验与理论研究”项目的部分内容，获得了2014年教育部自然科学一等奖（本课题负责人王润声排名第2）。由于本项目在半导体电子器件领域做出了具有国际影响力的工作，课题负责人王润声荣获2013年IEEE电子器件青年科技奖（IEEE EDS Early Career Award），是首位来自非美国机构的获奖者。