位置:成果数据库 > 期刊 > 期刊详情页
基于FPGA/Nios-Ⅱ的矩阵运算硬件加速器设计
  • ISSN号:1000-7105
  • 期刊名称:电子测量与仪器学报
  • 时间:2011
  • 页码:377-383
  • 分类:TP273[自动化与计算机技术—控制科学与工程;自动化与计算机技术—检测技术与自动化装置]
  • 作者机构:[1]吉林大学汽车动态模拟实验室,长春130025, [2]吉林大学控制科学与工程系,长春130025
  • 相关基金:国家杰出青年科学基金(编号:60725311)资助项目; 国家自然科学基金(编号:90820302 61034001)资助项目
  • 相关项目:基于数据的汽车发动机动力总成系统分析与控制
中文摘要:

针对复杂算法中矩阵运算量大,计算复杂,耗时多,制约算法在线计算性能的问题,从硬件实现角度,研究基于FPGA/Nios-Ⅱ的矩阵运算硬件加速器设计,实现矩阵并行计算。首先根据矩阵运算的算法分析,设计了矩阵并行计算的硬件实现结构,并在Modelsim中进行功能模块的仿真,然后将功能模块集成一个自定制组件,并通过Avalon总线与NiosⅡ主处理器通信,作为硬件加速器。最后在FPGA芯片中构建SoPC系统,并在Altera DE3开发板中进行矩阵实时计算测试。测试结果验证了基于FPGA/Nios-Ⅱ矩阵运算硬件加速器的正确性、可行性以及较高的计算性能。

英文摘要:

Due to the complex computation of matrix in many algorithms,the on-line computational performance of algo-rithm is low.To solve the problem,this paper proposes a novel scheme based on FPGA/Nios-Ⅱto implement the hardware accel-eration of matrix operation.According to the algorithm analysis,parallel computation structure of matrix operation is designed.After function verification in Modelsim,functional modules are integrated into a custom component.The custom component which is used as a coprocessor communicates with NiosⅡCPU by Avalon bus.To analyze the on-line computation performance of the hardware acceleration,an SoPC system is built up,then downloaded to the Altera DE3 board for the real-time test.The results show that the proposed scheme can improve the computational performance of matrix operation greatly.

同期刊论文项目
期刊论文 78 会议论文 68 专利 2 著作 2
期刊论文 54 会议论文 44 专利 1 著作 2
同项目期刊论文
期刊信息
  • 《电子测量与仪器学报》
  • 中国科技核心期刊
  • 主管单位:中国科学技术协会
  • 主办单位:中国电子学会
  • 主编:彭喜元
  • 地址:北京市东城区北河沿大街79号2层
  • 邮编:100009
  • 邮箱:mi1985@emijournal.com
  • 电话:010-64044400
  • 国际标准刊号:ISSN:1000-7105
  • 国内统一刊号:ISSN:11-2488/TN
  • 邮发代号:80-403
  • 获奖情况:
  • 国内外数据库收录:
  • 中国中国科技核心期刊,中国北大核心期刊(2014版)
  • 被引量:14380